Publicité
Saisie, modification et contrôle du programme
TR 0
00000
Schéma B: corrigé à l'aide d'un bit TR
TR 0
00000
Afin de garantir une exécution correcte, on peut écrire le schéma B précédent
selon les indications ci-dessous. Selon le code mnémonique, la condition d'exé-
cution est mémorisée sur le point de branchement à l'aide du bit TR utilisé
comme opérande de l'instruction OUTPUT. Cette condition d'exécution est en-
suite remémorisée après l'exécution de l'instruction de droite à l'aide du même
bit TR utilisé comme opérande de l'instruction LOAD.
00001
00002
Dans les instructions réelles, le schéma ci-dessus doit se présenter ainsi: l'état
IR 00000 est chargé (instruction LOAD) pour établir la condition d'exécution ini-
tiale. Cette condition est sortie par l'instruction OUTPUT sur TR 0 pour mémori-
ser la condition d'exécution sur le point de branchement. La condition d'exécu-
tion effectue un ET avec l'état IR 00001 et l'instruction 1 est conformément exé-
cutée. La condition d'exécution mémorisée au point de branchement est ensuite
rechargée (instruction LOAD avec TR 0 comme opérande), elle effectue un ET
avec l'état IR 00002 et l'instruction 2 est conformément exécutée.
L'exemple ci-dessous indique l'application de deux bits TR.
TR 1
00001
00002
00003
00004
00005
Dans cet exemple, on utilise TR 0 et TR 1 pour mémoriser les conditions d'exé-
cution sur les points de branchement. Après l'exécution de l'instruction 1, la
condition d'exécution mémorisée sur TR 1 est chargée pour effectuer un ET
avec l'état IR 00003. La condition d'exécution mémorisée sur TR 0 est chargée
deux fois, la première pour effectuer un ET avec l'état IR 00004 et la deuxième
pour effectuer un ET avec l'inverse de l'état IR 00005.
On peut utilise les bits TR autant que nécessaire, sans utiliser le même bit TR
plus d'une fois dans un seul bloc d'instruction. Dans ce cas, un nouveau bloc
d'instruction est lancé chaque fois que l'exécution retourne vers le bus. Il est né-
cessaire de se servir des verrouillages (décrits par la suite) si, dans un seul bloc
d'instruction, on a plus de huit points de branchement dont la condition d'exécu-
tion doit être sauvée.
Adresse
00000
Instruction 1
00001
00002
Instruction 2
00003
00004
00005
00006
Adresse
00000
Instruction 1
00001
00002
Instruction 2
00003
00004
Instruction 3
00005
00006
Instruction 4
00007
00008
00009
00010
00011
00012
00013
00014
Chapitre 4-7
Instruction
Opérande
LD
OUT
TR
AND
Instruction 1
LD
TR
AND
Instruction 2
Instruction
Opérande
LD
00000
OUT
TR
AND
00001
OUT
TR
AND
00002
Instruction 1
LD
TR
AND
00003
Instruction 2
LD
TR
AND
00004
Instruction 3
LD
TR
AND NOT
00005
Instruction 4
00000
0
00001
0
00002
0
1
1
0
0
119
Publicité
