Publicité
Registre à décalage
5-16 Registre à décalage
5-16-1 SHIFT REGISTER – SFT(10)
Limites
Description
E
Donnée
perdue
Drapeaux
Symboles
In
Sp
Rt
In : entrée
Sp : entrée d'impulsion à décalage
Rt : remise à zéro
Fonctionne comme relais sériel de décalage d'entrées. Décale une donnée vers
la gauche en unité de bits.
E doit être supérieur ou égal à St et St et E doivent appartenir à la même zone de
données.
Si une adresse de bit de l'un des canaux utilisés dans le registre de décalage est
également utilisée dans une instruction contrôlant l'état individuel des bits (par
ex. OUT, KEEP(11)), une erreur ("COIL/OUT DUPL") est générée lors de la véri-
fication de la syntaxe du programme sur la console de programmation ou sur le
logiciel Sysmate LSS. Le programme sera toutefois exécuté comme il est écrit.
Cf exemple 2 : "Contrôle des bits dans les registres à décalage" pour illustrer ce
type de programmation.
SFT(10) est contrôlé par trois conditions d'exécution : In, Sp et Rt. SFT(10) est
exécutée si la condition des Sp est à ON alors qu'elle était à OFF à la dernière
exécution et si Rt est à OFF, alors, la condition In est décalée dans le bit
d'extrême droite d'un registre de décalage défini entre St et E, c'est–à–dire que
si In est à ON, une valeur de 1 est décalée dans le registre ; si In est à OFF, un "0"
est décalé. Lorsque In est décalé dans le registre, tous les bits précédemment
présents dans le registre sont décalés vers la gauche et le bit d'extrême gauche
du registre est perdu.
St+1, St+2, ...
La condition d'exécution de P fonctionne comme une instruction sur change-
ment d'état, c'est–à–dire que I est décalé dans le registre seulement lorsque P
est à ON et était à OFF à la dernière exécution de SFT(10). Si la condition de P
n'a pas été modifiée ou est passée de ON à OFF, le registre à décalage reste
inchangé.
St désigne le canal de déport ; E désigne le canal d'extrême gauche (dernier
canal du registre). Le registre à décalage comprend ces deux canaux et tous
ceux qui sont situés entre eux. Un même canal peut être désigné pour St et E
afin de créer un unique registre à décalage à 16 bits.
Lorsque la condition d'exécution Rt passe à ON, tous les bits du registre à déca-
lage passent à OFF (c'est–à–dire à 0) et le registre à décalage ne fonctionne pas
jusqu'à ce que Rt passe à OFF.
Aucun drapeau n'est affecté par SFT(10).
Zones de données d'opérande
St: canal de départ
SFT(10)
IR, SR, AR, HR, LR
St
E
IR, SR, AR, HR, LR
Chapitre 5-16
E: canal de fin
St
Condition d'exécution I
169
Publicité
