BITS D'OPTION DE LA LOGIQUE
D
E
ETAT
F
G
70
6
BITS VP A CP
H
0
1
14
15
BITS CP A VP
J
0
1
2
4
5
15
K
INTERFACE DE BLOC COUPLE
Fonction firmware 36T (contrôle de la logique)
56
59
0
EXEC. PRETE
1
EN MARCHE
2
COMMANDE SENS 1= AV., 0 = ARR.
3
SENS ROTATION 1 = AV.,0 = ARR.
4
ACCELERATION
5
DECELERATION
6
ALARME
7
EN DEFAUT
8
A VIT. ATTEINTE
9
LOCAL A
10
LOCAL B
11
LOCAL C
12
A LA VITESSE ZERO
13
REF. A
14
REF. B
15
REF. C
C
VERS PROCESSEUR EN COURS
VALID. FLUX
VALID. DIAGNOSTICS
DESACT. SANS CODEUR
ACQ. MICROCOUPURE
70
7
DU PROCESSEUR EN COURS
LANCEMENT FLUX
ACQUITTEMENT DIAGNOSTICS
ERREUR DIAGNOSTICS
INVERSEUR MAÎTRE
INVERSEUR ESCLAVE
8
0 = PAS DE DEM.
NON 0 = EXEC.
DIAGN.
Indicateur de
demande de
diagnostic
Annexe A
ETAT DE LA LOGIQUE
Etat de la logique
C B A
0
0
0
ARRET
0
0
1
DEMARRAGE
0
1
0
EXECUTION
0
1
1
ARRET
1
0
0
DIAGNOSTICS
70
13
0 = OK
NON 0 = PERTE
DE LANCEMENT
FLUX CP
PERTE DE FLUX
CP
BITS D'OPTIONS DE LA LOGIQUE
57
59
0
FLUX PRET
1
LANCEMENT FLUX
2
3
4
MICROCOUPURE BUS
5
MARCHE A-COUPS
6
7
8
A LIMITE <183> Non = à 0
9
NON UTILISE
10
AU PT. DE CONSIGNE 1
11
AU PT. DE CONSIGNE 2
12
AU--DES. PT. CONS. 1
13
AU--DES. PT. CONS. 2
14
AU--DES. PT. CONS. 3
15
AU--DES. PT. CONS. 4
70
3
BITS DU MOT DE CONTRÔLE
DE LA LOGIQUE AU
LC
DES DEFAUTS
0
CONTRÔLE AREF. VIT.
1
CONTRÔLE BREF. VIT.
2
CONTRÔLE CREF. VIT.
3
CONTRÔLE DREF. VIT.
4
1 = ARRET
5
ARRETE
6
DEMANDE PRECHARGE
7
CONTRÔLE RAMPE (1 = RAMPE)
8
VALID. REGULATEUR VITESSE
9
VALID. SIMULATEUR VITESSE
70
10
VALIDATION FLUX
11
VALIDATION DIAGNOSTICS
12
CALCUL GAIN VP
13
REINITIALISATION VARIATEUR
14
EFFACEMENT DEFAUT
15
VALID. COMP. APPLICATION
CONTRÔLE
Voir pt. test
no. 1 réf. vit.
A--55