Sun Oracle SPARC M5-32 Guide D'administration page 24

Présentation des complexes racines de périphériques PCIe
Le tableau suivant répertorie les informations relatives à chaque emplacement PCIe et EMS d'une
DCU2 entièrement remplie.
Empla- Complexe
cement racine
PCIe 1
pci_43
PCIe 2
pci_33
PCIe 3
pci_32
PCIe 4
pci_42
PCIe 5
pci_34
PCIe 6
pci_40
PCIe 7
pci_41
PCIe 8
pci_35
PCIe 9
pci_47
PCIe 10
pci_37
PCIe 11
pci_36
PCIe 12
pci_46
PCIe 13
pci_38
PCIe 14
pci_44
PCIe 15
pci_45
PCIe 16
pci_39
EMS1
pci_32
EMS2
pci_40
EMS3
pci_36
EMS4
pci_44
Informations connexes
• "Localisation des emplacements PCIe et EMS de DCU2" à la page 22
24 Serveurs SPARC M5-32 et SPARC M6-32 · Guide d'administration · Décembre 2014
N° de CMU/CMP Chemin de périphérique
CMU9/CMP1
/pci@dc0/pci@1/pci@0/pci@8
CMU8/CMP0
/pci@b40/pci@1/pci@0/pci@2
CMU8/CMP0
/pci@b00/pci@1/pci@0/pci@6
CMU9/CMP1
/pci@d80/pci@1/pci@0/pci@4
CMU8/CMP1
/pci@b80/pci@1/pci@0/pci@8
CMU9/CMP0
/pci@d00/pci@1/pci@0/pci@2
CMU9/CMP0
/pci@d40/pci@1/pci@0/pci@6
CMU8/CMP1
/pci@bc0/pci@1/pci@0/pci@4
CMU11/CMP1
/pci@ec0/pci@1/pci@0/pci@8
CMU10/CMP0
/pci@c40/pci@1/pci@0/pci@2
CMU10/CMP0
/pci@c00/pci@1/pci@0/pci@6
CMU11/CMP0
/pci@e80/pci@1/pci@0/pci@4
CMU10/CMP1
/pci@c80/pci@1/pci@0/pci@8
CMU11/CMP0
/pci@e00/pci@1/pci@0/pci@2
CMU11/CMP0
/pci@e40/pci@1/pci@0/pci@6
CMU10/CMP1
/pci@cc0/pci@1/pci@0/pci@4
CMU8/CMP0
/pci@b00/pci@1/pci@0/pci@c
CMU9/CMP0
/pci@d00/pci@1/pci@0/pci@0
CMU10/CMP0
/pci@c00/pci@1/pci@0/pci@c
CMU11/CMP0
/pci@e00/pci@1/pci@0/pci@0
Chemin FRU
/SYS/IOU2/PCIE1
/SYS/IOU2/PCIE2
/SYS/IOU2/PCIE3
/SYS/IOU2/PCIE4
/SYS/IOU2/PCIE5
/SYS/IOU2/PCIE6
/SYS/IOU2/PCIE7
/SYS/IOU2/PCIE8
/SYS/IOU2/PCIE9
/SYS/IOU2/PCIE10
/SYS/IOU2/PCIE11
/SYS/IOU2/PCIE12
/SYS/IOU2/PCIE13
/SYS/IOU2/PCIE14
/SYS/IOU2/PCIE15
/SYS/IOU2/PCIE16
/SYS/IOU2/EMS1
/SYS/IOU2/EMS2
/SYS/IOU2/EMS3
/SYS/IOU2/EMS4