Complexes Racines Des Emplacements Pcie De Dcu0 À Moitié Remplie - Sun Oracle SPARC M5-32 Guide D'administration

• "Complexes racines des emplacements PCIe de DCU0 à moitié remplie" à la page 17
Complexes racines des emplacements PCIe de DCU0 à moitié remplie
Dans une configuration par défaut à moitié remplie, les chemins de la topologie Fabric d'E/S de PCIe
entre chaque complexe racine et les emplacements PCIe et EMS d'une DCU0 à moitié remplie. Une
DCU0 à moitié remplie contient uniquement CMU0 et CMU3.
Ce tableau répertorie les informations relatives à chaque emplacement PCIe et EMS d'une DCU0 à
moitié remplie.
Empla- Complexe
cement racine
PCIe 1
pci_1
PCIe 2
pci_1
PCIe 3
pci_0
PCIe 4
pci_0
PCIe 5
pci_2
PCIe 6
pci_2
PCIe 7
pci_3
PCIe 8
pci_3
PCIe 9
pci_15
PCIe 10
pci_15
PCIe 11
pci_14
PCIe 12
pci_14
PCIe 13
pci_12
PCIe 14
pci_12
PCIe 15
pci_13
PCIe 16
pci_13
EMS1
pci_0
Chapitre 1. Présentation de l'architecture du système
N° de CMU/CMP Chemin de périphérique
CMU0/CMP0
/pci@340/pci@1/pci@0/pci@8
CMU0/CMP0
/pci@340/pci@1/pci@0/pci@2
CMU0/CMP0
/pci@300/pci@1/pci@0/pci@6
CMU0/CMP0
/pci@300/pci@1/pci@0/pci@4
CMU0/CMP1
/pci@380/pci@1/pci@0/pci@8
CMU0/CMP1
/pci@380/pci@1/pci@0/pci@2
CMU0/CMP1
/pci@3c0/pci@1/pci@0/pci@6
CMU0/CMP1
/pci@3c0/pci@1/pci@0/pci@4
CMU3/CMP1
/pci@6c0/pci@1/pci@0/pci@8
CMU3/CMP1
/pci@6c0/pci@1/pci@0/pci@2
CMU3/CMP1
/pci@680/pci@1/pci@0/pci@6
CMU3/CMP1
/pci@680/pci@1/pci@0/pci@4
CMU3/CMP0
/pci@600/pci@1/pci@0/pci@8
CMU3/CMP0
/pci@600/pci@1/pci@0/pci@2
CMU3/CMP0
/pci@640/pci@1/pci@0/pci@6
CMU3/CMP0
/pci@640/pci@1/pci@0/pci@4
CMU0/CMP0
/pci@300/pci@1/pci@0/pci@c
Présentation des complexes racines de périphériques PCIe
Chemin FRU
/SYS/IOU0/PCIE1
/SYS/IOU0/PCIE2
/SYS/IOU0/PCIE3
/SYS/IOU0/PCIE4
/SYS/IOU0/PCIE5
/SYS/IOU0/PCIE6
/SYS/IOU0/PCIE7
/SYS/IOU0/PCIE8
/SYS/IOU0/PCIE9
/SYS/IOU0/PCIE10
/SYS/IOU0/PCIE11
/SYS/IOU0/PCIE12
/SYS/IOU0/PCIE13
/SYS/IOU0/PCIE14
/SYS/IOU0/PCIE15
/SYS/IOU0/PCIE16
/SYS/IOU0/EMS1
17