Sun Oracle SPARC M5-32 Guide D'administration page 16

Présentation des complexes racines de périphériques PCIe
Le tableau suivant répertorie les informations relatives à chaque emplacement PCIe et EMS d'une
DCU0 entièrement remplie.
Empla- Complexe
cement racine
PCIe 1
pci_11
PCIe 2
pci_1
PCIe 3
pci_0
PCIe 4
pci_10
PCIe 5
pci_2
PCIe 6
pci_8
PCIe 7
pci_9
PCIe 8
pci_3
PCIe 9
pci_15
PCIe 10
pci_5
PCIe 11
pci_4
PCIe 12
pci_14
PCIe 13
pci_6
PCIe 14
pci_12
PCIe 15
pci_13
PCIe 16
pci_7
EMS1
pci_0
EMS2
pci_8
EMS3
pci_4
EMS4
pci_12
Informations connexes
• "Localisation des emplacements PCIe et EMS de DCU0" à la page 14
16 Serveurs SPARC M5-32 et SPARC M6-32 · Guide d'administration · Décembre 2014
N° de CMU/CMP Chemin de périphérique
CMU1/CMP1
/pci@5c0/pci@1/pci@0/pci@8
CMU0/CMP0
/pci@340/pci@1/pci@0/pci@2
CMU0/CMP0
/pci@300/pci@1/pci@0/pci@6
CMU1/CMP1
/pci@580/pci@1/pci@0/pci@4
CMU0/CMP1
/pci@380/pci@1/pci@0/pci@8
CMU1/CMP0
/pci@500/pci@1/pci@0/pci@2
CMU1/CMP0
/pci@540/pci@1/pci@0/pci@6
CMU0/CMP1
/pci@3c0/pci@1/pci@0/pci@4
CMU3/CMP1
/pci@6c0/pci@1/pci@0/pci@8
CMU2/CMP0
/pci@440/pci@1/pci@0/pci@2
CMU2/CMP0
/pci@400/pci@1/pci@0/pci@6
CMU3/CMP0
/pci@680/pci@1/pci@0/pci@4
CMU2/CMP1
/pci@480/pci@1/pci@0/pci@8
CMU3/CMP0
/pci@600/pci@1/pci@0/pci@2
CMU3/CMP0
/pci@640/pci@1/pci@0/pci@6
CMU2/CMP1
/pci@4c0/pci@1/pci@0/pci@4
CMU0/CMP0
/pci@300/pci@1/pci@0/pci@c
CMU1/CMP0
/pci@500/pci@1/pci@0/pci@0
CMU2/CMP0
/pci@400/pci@1/pci@0/pci@c
CMU3/CMP0
/pci@600/pci@1/pci@0/pci@0
Chemin FRU
/SYS/IOU0/PCIE1
/SYS/IOU0/PCIE2
/SYS/IOU0/PCIe3
/SYS/IOU0/PCIE4
/SYS/IOU0/PCIE5
/SYS/IOU0/PCIE6
/SYS/IOU0/PCIE7
/SYS/IOU0/PCIE8
/SYS/IOU0/PCIE9
/SYS/IOU0/PCIE10
/SYS/IOU0/PCIE11
/SYS/IOU0/PCIE12
/SYS/IOU0/PCIE13
/SYS/IOU0/PCIE14
/SYS/IOU0/PCIE15
/SYS/IOU0/PCIE16
/SYS/IOU0/EMS1
/SYS/IOU0/EMS2
/SYS/IOU0/EMS3
/SYS/IOU0/EMS4