Complexes Racines Des Emplacements Pcie De Dcu1 À Moitié Remplie - Sun Oracle SPARC M5-32 Guide D'administration

• "Complexes racines des emplacements PCIe de DCU1 à moitié remplie" à la page 21
Complexes racines des emplacements PCIe de DCU1 à moitié remplie
Cette illustration montre les chemins de la topologie Fabric d'E/S de PCIe entre chaque complexe
racine et les emplacements PCIe et EMS d'une DCU1 à moitié remplie. Une DCU1 à moitié remplie
contient uniquement CMU4 et CMU7.
Ce tableau répertorie les informations relatives à chaque emplacement PCIe et EMS d'une DCU1 à
moitié remplie.
Empla- Complexe
cement racine
PCIe 1
pci_17
PCIe 2
pci_17
PCIe 3
pci_16
PCIe 4
pci_16
PCIe 5
pci_18
PCIe 6
pci_18
PCIe 7
pci_19
PCIe 8
pci_19
PCIe 9
pci_31
PCIe 10
pci_31
PCIe 11
pci_30
PCIe 12
pci_30
PCIe 13
pci_28
PCIe 14
pci_28
PCIe 15
pci_29
PCIe 16
pci_29
EMS1
pci_16
Chapitre 1. Présentation de l'architecture du système
N° de CMU/CMP Chemin de périphérique
CMU4/CMP0
/pci@740/pci@1/pci@0/pci@8
CMU4/CMP0
/pci@740/pci@1/pci@0/pci@2
CMU4/CMP0
/pci@700/pci@1/pci@0/pci@6
CMU4/CMP0
/pci@700/pci@1/pci@0/pci@4
CMU4/CMP1
/pci@780/pci@1/pci@0/pci@8
CMU4/CMP1
/pci@780/pci@1/pci@0/pci@2
CMU4/CMP1
/pci@7c0/pci@1/pci@0/pci@6
CMU4/CMP1
/pci@7c0/pci@1/pci@0/pci@4
CMU7/CMP1
/pci@ac0/pci@1/pci@0/pci@8
CMU7/CMP1
/pci@ac0/pci@1/pci@0/pci@2
CMU7/CMP1
/pci@a80/pci@1/pci@0/pci@6
CMU7/CMP1
/pci@a80/pci@1/pci@0/pci@4
CMU7/CMP0
/pci@a00/pci@1/pci@0/pci@8
CMU7/CMP0
/pci@a00/pci@1/pci@0/pci@2
CMU7/CMP0
/pci@a40/pci@1/pci@0/pci@6
CMU7/CMP0
/pci@a40/pci@1/pci@0/pci@4
CMU4/CMP0
/pci@700/pci@1/pci@0/pci@c
Présentation des complexes racines de périphériques PCIe
Chemin FRU
/SYS/IOU1/PCIE1
/SYS/IOU1/PCIE2
/SYS/IOU1/PCIE3
/SYS/IOU1/PCIE4
/SYS/IOU1/PCIE5
/SYS/IOU1/PCIE6
/SYS/IOU1/PCIE7
/SYS/IOU1/PCIE8
/SYS/IOU1/PCIE9
/SYS/IOU1/PCIE10
/SYS/IOU1/PCIE11
/SYS/IOU1/PCIE12
/SYS/IOU1/PCIE13
/SYS/IOU1/PCIE14
/SYS/IOU1/PCIE15
/SYS/IOU1/PCIE16
/SYS/IOU1/EMS1
21