Publicité
Sommaire
6.18
OB 182 : Duplication d'une zone de données . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 - 59
6.19
OB 200 et OB 202 à OB 205 : Communication multiprocesseur . . . . . . . . . . . . . . . . . . . . . . . 6 - 62
6.20
OB 222 : Redémarrage de la surveillance du temps de cycle . . . . . . . . . . . . . . . . . . . . . . . . . . 6 - 63
6.21
OB 223 : Comparaison des types de mise en route . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 - 64
6.22
OB 254 et OB 255 : Copie et duplication de blocs de données . . . . . . . . . . . . . . . . . . . . . . . . 6 - 65
7
Bloc de données étendu DX 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 3
7.1
Utilisation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 4
7.2
Structure du bloc DX 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 5
7.3
Paramètres pour le DX 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 8
7.4
Exemples de paramétrage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 - 12
8
Contenu et organisation de la mémoire . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 - 3
8.1
Structure de l'espace mémoire . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 - 4
8.2
Espace d'adressage de la CPU 948 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 - 5
8.2.1
Espace d'adressage de la RAM système . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 - 6
8.2.2
Espace d'adressage de la périphérie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 - 8
8.3
Organisation de la mémoire utilisateur dans la CPU 948. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 - 10
8.3.1
En-têtes de blocs dans la mémoire utilisateur . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 - 12
8.3.2
Listes d'adresses de blocs dans le bloc de données DB 0 . . . . . . . . . . . . . . . . . . . . . . 8 - 13
8.3.3
Zones BA et BB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 - 14
8.3.4
Zones BS et BT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 - 15
8.3.5
Affectation des bits des mots de données système . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 - 18
8.3.6
Zone de données système librement adressable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8 - 42
9
Accès à la mémoire par les adresses absolues . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 - 3
9.1
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 - 4
9.2
Accès à la mémoire par adressage dans l'ACCU 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 - 8
9.2.1
LIR et TIR : Chargement et transfert indirects de registres de 16 bits . . . . . . . . . . . . . 9 - 9
9.2.2
Exemples d'accès à des DW supérieurs à 255 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 - 15
9.2.3
LDI et TDI : Chargement et transfert indirects de registres de 32 bits . . . . . . . . . . . . 9 - 17
9.3
Transfert de blocs de mémoire . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 - 19
9.4
Opérations avec le registre d'adresse de base BR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 - 22
9.4.1
Opérations de transfert entre registres . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 - 23
9.4.2
Accès à la mémoire locale . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 - 24
9.4.3
Accès à la mémoire commune . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 - 25
9.4.4
Accès aux pages de mémoire. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9 - 29
10
Fonctionnement et communication multiprocesseur dans l'AP S5-155U . . . . . . . . . . . . . 10 - 3
10.1
Fonctionnement multiprocesseur . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 4
10.1.1 Utilisation du fonctionnement multiprocesseur. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 4
10.1.2 Mécanismes de communication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10 - 4
vi
Programmation de la CPU 948
C79000-G8577-C848-04
Publicité
