Publicité
9.2.1
LIR et TIR : Chargement et
transfert indirects de
registres de 16 bits
LIR et TIR sur des zones de
mémoire de 8 bits
Programmation de la CPU 948
C79000-G8577-C848-04
Accès à la mémoire par adressage dans l'ACCU 1
Le tableau suivant indique quels registres de la CPU 948 vous pouvez
utiliser pour les opérations LIR et TIR, ainsi que leur contenu.
Tableau 9-2
Registres de 16 bits pour LIR et TIR
Registre Contenu du registre (16 bits)
0
ACCU 1-H
1
ACCU 1-L
2
ACCU 2-H
3
ACCU 2-L
5
Pointeur de la pile des blocs (offset)
6
DBA
8
DBL
9
ACCU 3-H
10
ACCU 3-L
11
ACCU 4-H
12
ACCU 4-L
1 Si le contenu de la cellule de mémoire adressée doit être chargé dans le registre 0 ou 1,
l'adresse figurant dans l'ACCU 1 est écrasée.
Les registres 4, 7, 13, 14 et 15 n'existent pas pour la CPU 948. Il ne
faut donc pas utiliser d'opérations LIR et TIR avec ces numéros de re-
gistre.
Lorsque vous accédez à l'aide de LIR ou TIR à des zones de mémoire
organisées par octets, sachez :
• • que, pour LIR, l'octet de poids fort du registre prend des valeurs
non définies (excepté les mémentos, MIE et MIS où les octets de
poids fort reçoivent la valeur FFH)
et
• • que, pour TIR, seul l'octet de poids faible du registre est transféré
(l'octet de poids fort est perdu).
Les figures 9-3 et 9-4 mettent en évidence les différences lors des ac-
cès par LIR et TIR à des zones de mémoire organisées par mots et par
octets.
(mot de gauche de l'ACCU 1, bits 16 à 31)
(mot de droite de l'ACCU 1, bits 0 à 15)
(adresse de début du bloc de données)
(longueur du bloc de données)
1
1
9 - 9
Publicité
