Publicité
Fonctionnement multiprocesseur
Validation du DB 1
10 - 12
Le programme système prend en compte le DB 1 lors d'un démarrage et
vérifie alors que les entrées et sorties et les mémentos de couplage indi-
qués dans le DB 1 fournissent un signal d'acquittement. En cas de non-
acquittement, la CPU se met en STOP avec une erreur DB 1 et un cligno-
tement lent de la DEL STOP. Dans ce cas, le programme utilisateur n'est
pas traité.
Dès que le DB 1 a été programmé et pris en compte par la CPU via un
démarrage, les règles sont les suivantes :
• • L'accès aux cartes de périphérie par l'intermédiaire de la mémoire
image n'est possible que pour les entrées et sorties définies dans le
bloc DB 1 (opérations L.../T... ...EB, ...EW, ...ED, ...AB, ...AW,
...AD et opérations combinatoires avec entrées et sorties). L'accès
à des adresses de mémoire image qui ne sont pas indiquées dans le
DB 1 conduit à une erreur d'adressage.
• • Le chargement direct d'octets périphériques par les opérations
L PB/L PY, L PW, L QB, L QW sans passer par la mémoire
image, est possible pour toutes les entrées fournissant un signal
d'acquittement, qu'elles figurent ou non dans le DB 1.
• • Le transfert direct (T PB/T PY, T PW) aux octets 0 à 127 n'est
possible que pour les sorties définies dans le DB 1, étant donné
que le transfert direct s'accompagne de l'actualisation de la
mémoire image. L'accès en écriture à des adresses de périphérie
ne figurant pas dans le DB 1 entraîne une erreur d'adressage.
• • Transfert sans mémoire image
Le transfert direct à des octets d'adresses supérieures à 127 est
possible indépendamment des valeurs entrées dans le bloc
DB 1.
Le transfert direct à des adresses d'octets dans la zone de péri-
phérie étendue (T QB, T QW) est également indépendant des indi-
cations dans le DB 1.
Programmation de la CPU 948
C79000-G8577-C848-04
Publicité
