Publicité
5.4.3
Exemple de diagnostic d'er-
reur au moyen de l'ITPILE
La figure 5-3 illustre la structure de l'ITPILE avec les interruptions qui
se sont produites.
- Le niveau de traitement de programme "Cycle" (OB 1) est interrompu.
- Le niveau de traitement de programme "Interruption" est ensuite activé et
l'OB 3 traité.
- En réponse à une alarme d'horloge, le niveau "Interruption" est abandonné,
le niveau "Alarme d'horloge" activé et l'OB 13 traité.
- Une erreur d'adressage conduit à l'activation du niveau DAD et au traite-
ment de l'OB 25. Dans le programme de traitement des erreurs, l'utilisa-
teur a programmé une instruction de mise en STOP (STS) : la CPU interrompt
le traitement du programme.
DAD
Alarme
d'horloge
Interruption
Cycle
Niveaux de traitement de programme
Figure 5-3
Exemple d'exploitation de l'ITPILE
Quatre niveaux de traitement de programme différents ont été interrompus
avant la mise en STOP complète de la CPU. L'ITPILE éditée sur la PG présente
donc quatre niveaux de profondeur, dont le premier (niveau de profondeur 01)
contient l'identification du dernier niveau de traitement de programme inter-
rompu (DAD). Vous pouvez ensuite passer aux autres niveaux jusqu'au niveau
04 de l'ITPILE. Ce dernier représente le niveau de traitement de programme
"Cycle" qui a été interrompu en premier.
Programmation de la CPU 948
C79000-G8577-C848-04
STS
OB 25
OB 13
OB 3
OB 1
Bits de commande et pile des interruptions
Profondeur 01
STS
X
Profondeur 02
DAD
X
Profondeur 03
Profondeur 04
Pile des interruptions
5 - 19
Publicité
