Publicité
Programmation de la CPU 948
C79000-G8577-C848-04
Bits de commande et pile des interruptions
Les tableaux suivants donnent la signification de chaque bit.
Tableau 5-1
Signification des bits de commande "description du système"
Description du système
Bit de
Signification
commande
OCT.ENT L'octet d'entrée EB 0 (alarmes de processus) est dispo-
nible : la carte d'entrées TOR ayant l'adresse "0" était
enfichée lors du dernier démarrage et avait émis son
acquittement.
SEC
L'automate comporte une pile de sauvegarde centrale.
BATT
Pile de sauvegarde non prête dans l'appareil de base
(BAT)
MONO
Fonctionnement monoprocesseur
MULTI
Fonctionnement multiprocesseur
SYNCHR En fonctionnement multiprocesseur, le démarrage des
CPU est synchronisé.
TEST
Mode de test
INT.BLC Sélection "Interruptions possibles en fin de bloc" dans le
DX 0
INT.INS Sélection "Interruptions possibles en fin d'instruction"
dans le DX 0
CM ENF Carte à mémoire enfichée
Tableau 5-2
Signification des bits de commande "cause de l'arrêt"
Cause de l'arrêt (voir BS 7)
Bit de
Signification
commande
PGSTP
Arrêt dû à une opération à la PG
HALT
Arrêt en multiprocesseur
a) commutateur du coordinateur sur STOP
ou
b) arrêt dû à l'instruction de mise à l'arrêt du pro-
gramme système si, lors d'une erreur, le bloc
d'organisation de réaction à l'erreur correspon-
dant n'est pas chargé.
STS
Arrêt dû à l'instruction STS de STEP 5 (après exécution
de l'instruction)
ISTOP
Arrêt car commutateur de mode en position STOP
5 - 11
Publicité
