Publicité
SIM/LIM : positionnement et
lecture du masque
d'indication des interruptions
(UAMW)
15
INTX INTE
INTF INTG COLAM AH
15
BL
DB
–
STS
INEX
INEX
Programmation de la CPU 948
C79000-G8577-C848-04
Comme son nom l'indique, le masque des interruptions "masque" les
interruptions et alarmes dans le mot des indicateurs d'interruptions
jusqu'à la fin du cycle. Ainsi, bien que les interruptions et alarmes
soient toujours présentes, elles n'interrompent pas le déroulement du
programme.
Bit = 0 dans le masque d'indication des interruptions : inhibition des
interruptions
Bit = 1 dans le masque d'indication des interruptions : validation des
interruptions
Signification des bits dans l'UAMW-H ou l'ACCU 1-H :
8 7
AP
BULE
Signification des bits dans l'UAMW-L ou l'ACCU 1-L :
8 7
DTC
SUB P.BL> P.IT>
Tableau 3-28
Signification des abréviations dans l'UAMW
Abréviation Signification
INTX
Interruption système/bus S5 A, B, C ou D
(suivant l'emplacement d'enfichage)
INTE
Interruption système/bus S5 E
INTF
Interruption système/bus S5 F
INTG
Interruption système/bus S5 G
COLAM
Collision d'alarmes
AH
Alarme d'horloge
AP
Alarme de processus
BULE
Erreur de verrouillage de bus
DPE
Périphérie défaillante
HALT
Instruction de mise en STOP provenant
du coordinateur
P/P
Fonctionnement pas à pas
CA
Comparateur d'adresses actif
INTAS
Interruption du processeur SPU
OFH
Défaillance de la fréquence d'horloge
du processeur SPU
DARY
Prêt continu (accès à une mémoire erronée)
PPA
Débordement du compteur des parenthèses
Opérations d'organisation
DPE HALT
P/P
CA
MDT
ZA
ACQ
DAD
Mot de poids fort
0
INTAS OFH DARY PPA
0
PARI
CYC
STOP HOLD
3 - 73
Publicité
