Publicité
FSE
Système de rapport d'état (Status-Reporting-System)
Le système de rapport d'état (voir Fig. 5-2) mémorise toutes les informations concernant l'état de
fonctionnement instantané de l'appareil, tel que par exemple l'exécution d'un AUTORANGE, et les
erreurs apparues. Ces informations sont stockées dans les registres d'état et dans la file d'erreurs. Les
registres d'état et la file d'erreurs peuvent être interrogés via le bus CEI.
Les informations présentent une structure hiérarchique. Le niveau le plus haut est constitué par l'octet
d'état (Status Byte, STB) défini dans la norme IEEE 488.2 et par son registre de masquage associé
(Service-Request-Enable, SRE). Le STB reçoit son information du registre ESR (Standard-Event-
Status-Register) également défini dans IEEE 488.2 avec son registre de masquage Standard-Event-
Status-Enable (ESE) et des registres, définis par la norme SCPI, STATus:OPERation et
STATus:QUEStionable, qui contiennent des informations détaillées sur l'appareil.
Le drapeau IST ("Individual STatus") et le registre de reconnaissance parallèle possible (PPE) qui lui est
associé font également partie du système de rapport d'état. Le drapeau IST, comme le SRQ, résume
l'état de l'ensemble de l'appareil dans un seul bit. Le PPE remplit pour le drapeau IST une fonction
analogue à celle du SRE pour la demande d'intervention.
Le tampon de sortie contient les messages que l'appareil retourne au contrôleur. Il ne fait pas partie du
système de rapport d'état, mais il détermine la valeur du bit MAV dans le STB et il est représenté pour
cette raison sur la Fig. 5-4.
Le paragraphe 'Remise à l'état initial du système Status Reporting' répertorie les instructions et
événements générant une remise à l'état initial du système d'indication d'état .
Structure d'un registre d'état SCPI
Chaque registre SCPI est constitué de 5 parties ayant chacune une largeur de 16 bits et une fonction
différente (voir Fig. 5-3). Les différents bits sont indépendants l'un de l'autre ; un numéro de bit est
associé à chaque état du matériel ; ce numéro s'applique aux 5 parties. Le bit n° 3 par exemple du
registre STATus:OPERation est associé à l'état de matériel "Attente du déclenchement" dans toutes les
5 parties. Le bit n° 15 (le bit ayant le plus fort poids) est mis à zéro dans toutes les 5 parties. Ainsi, le
contrôleur peut traiter le contenu des parties d'un registre comme un nombre entier positif.
15 14 13 12 Partie CONDition
15 14 13 12 Partie PTRansition
15 14 13 12 Partie NTRansition
15 14 13 12
Partie EVENt
&
&
& & & & &
& & & & & & & & &
15 14 13 12
Partie ENABle
Fig. 5-3 Modèle du registre d'etat
1065.6016.13
3 2 1 0
3 2 1 0
3 2 1 0
3 2 1 0
vers le registre de niveau supérieur
+
Bit somme
3 2 1 0
5.19
Système de rapport d'état
& = ET logique
+
= OU logique de
tous les bits
F-15
Publicité
Chapitres
