Sun Microsystems Sun Fire V20Z Guide De L'utilisateur page 190

TABLEAU B-1
Code POST
0F
10
11
12
13
14
16
17
18
1A
1C
20
22
24
26
28
29
2A
2C
2E
2F
30
32
33
36
38
3A
3C
3D
41
42
45
46
47
B-2 Serveurs Sun Fire V20z et Sun Fire V40z — Guide de l'utilisateur • octobre 2005
Codes de POST du BIOS (suite)
Description
Initialiser l'IDE du bus local
Initialiser la gestion de l'alimentation
Charger les registres de réserve avec les valeurs de POST initiales
Restaurer le mot de contrôle CPU lors d'une initialisation à chaud
Initialiser les périphériques maîtrisant le bus PCI
Initialiser le contrôleur du clavier
Somme de contrôle de la ROM du BIOS
Initialiser le cache avant l'auto-dimensionnement de la mémoire
8254 Initialisation de l'horloge d'interruptions programmables
8237 Initialisation du contrôleur DMA
Réinitialiser le contrôleur d'interruptions programmables
Tester le rafraîchissement de la DRAM
Tester le contrôleur du clavier 8742
Définir le registre de segment d'ES sur 4 Go
Activer la ligne gate A20
Autodimensionner la DRAM
Initialiser le gestionnaire de mémoire du POST
Effacer la RAM de base de 512 Ko
Échec de la RAM sur la ligne d'adresse xxxx
Échec de la RAM sur les bits de données xxxx d'octet bas du bus de mémoire
Activer le cache avant le double du BIOS du système
Échec de la RAM sur les bits de données xxxx d'octet haut du bus de mémoire
Tester la fréquence d'horloge du bus de la CPU
Initialiser le Phoenix Dispatch Manager
Arrêt de démarrage à chaud
Doubler la ROM du BIOS du système
Autodimensionner le cache
Configuration avancée des registres du chipset
Charger les registres de réserve avec les valeurs de CMOS
Initialiser la mémoire étendue pour RomPilot
Initialiser les vecteurs d'interruption
Initialisation du périphérique POST
Contrôler l'avis de copyright de la ROM
Initialiser la prise en charge I20