Publicité
Opérations STEP
5
Manuel 55- 7 15U
8.2.5
Opérations
de décalage
Ces opérations permettent de décaler le profil binaire de I'ACCU 1 ; le contenu de I'ACCU 2 reste
inchangé. Le décalage sert à multiplier ou
à
diviser le contenu de I'ACCU 1 par des puissances de 2.
Le tableau 8.15 donne une vue d'ensemble de ces opérations
;
ce tableau est suivi d'exemples.
Tableau 8.15 Vue d'ensemble des opPrations de décalage
Traitement d'une opération de décalage
SLW
SRW
L'exécution des opérations de décalage ne dépend d'aucune condition. Le RLG n'est pas influencé.
Les opérations de décalage ont cependant une influence sur les indicateurs.
L'état d u dernier b i t perdu est inscrit dans I'indicateur FL1 et peut donc être testé par une opé-
ration de saut conditionnel.
I
Paramètre
O
...
15
O
O
4
Le paramètre de I'instruction indique de combien de positions les bits d u contenu de I'ACCU 1
seront décalés vers la gauche (SLW) ou vers la droite (SRW).
Décalage à gauche
Le profil binaire dans I'ACCU 1 est décale à gauche.
Décalage a droite
Le profil binaire dans I'ACCU 1 est décalé à droite.
Les positions libérées par cette opération de décalage prennent alors la valeur O.
Les bits "sortis" sont perdus. L'état du bi t O (SRW) et l'état du bi t 15 (SLW) influencent I'indicateur
FL 1. Cet indicateur peut être exploité.
Une opération de décalage avec paramètre "0" est traitée comme une opération nulle (NOP). La
CPU exécute l'instruction STEP 5 suivante sans autre réaction.
L'opérande à traiter doit être chargé dans I'ACCU 1 avant exécution de l'opération.
Le résultat d u décalage est disponible dans I'ACCU 1 pour traitement.
EWA 4NEB 81 1 61
30-03a
Publicité
