Publicité
Description technique
Manuel 55- 1 15U
CPU 943
La CPU 943 contient u n circuit intégré
dédié (ASIC) e t u n microprocesseur. Le
microprocesseur assure-les fonctions de
couplage PG, le traitement des in-
terruptions, l'exécution des opérations
sur opérande formel e t la commande
du processeur d u bus de périphérie. II
commande également le circuit ASIC
qui assure le traitement rapide des
opérations STEP 5. La CPU 943 sup-
porte la mémoire d u système d'ex-
ploitation et
une mémoire
RAM
(48 Koctets) dans laquelle peut être
mémorisé le programme utilisateur.
Après une coupure de la tension ou un
effacement général, le contenu des
cartouches est copié dans la RAM inter-
ne. Une CPU 943 avec deux interfaces
série peut également être comman-
dée. La deuxième interface série est
gérée par u n autre microprocesseur
q u i
c o m p o r t e
u n
système
d'exploitation propre. Ce système d'ex-
ploitation se trouve dans la mémoire
du système d'exploitation pour la CPU.
Cette deuxième interface permet le
raccordement de consoles PG, de pu-
pitres opérateur ainsi que le raccor-
dement au bus SINEC L I . Une liaison
point-à-point utilisant le protocole
SINEC L I peut également être réalisée.
De plus, le système d'exploitation per-
met de réaliser sur la CPU 943 les
fonctions suivantes :
driver ASCll pour l'échange de
données par la deuxiPme interface
ou pour le raccordement d'équipe-
ments périphériques (par exemple
imprimante)
e t
e
horlogeintégrée.
M icroproces
systeme
exploitation
2eme
inter
32 Koctets
face serie
__+
Fig. 2.5 CPU 943 (reprPsentation schématique)
EWA
4NEB 81 1
61
30-03a
Publicité
