Table des Matières
Publicité
Passage du BM 147 CPU (6ES7 147-1AA01-0XB0) au BM 147-1 CPU ou au BM 147-2 CPU
Nouvelles fonctionnalités du BM 147-1 CPU ou du BM 147-2 CPU
(6ES7 147-xAAx0-0XB0)
• Le réglage de l'adresse du partenaire du bus (PROFIBUS-DP et MPI) est annulé.
• Les raccordements PROFIBUS-DP s'effectuent dans la technique ECOFAST (voir chapi-
tre 5).
• Interface MPI/DP coexistante (active/passive) (voir chapitre 7.5)
Le raccordement direct d'une PG est possible sur la nouvelle interface MPI.
• Interface maître DP supplémentaire sur le BM 147-2 CPU (voir chapitre 7.5)
• Nouveau concept de mémoire (voir chapitre 7.4)
• Communication par données globales (voir chapitre 7.8)
Ce service permet de réaliser l'échange cyclique de données globales entre les
CPU SIMATIC S7 (donc aussi le BM 147-1 CPU ou le BM 147-2 CPU).
• Communication de base S7 (voir chapitre 7.8)
Ce service permet de réaliser l'échange de données entre le BM 147-1 CPU ou
BM 147-2 CPU et les modules SIMATIC aptes à communiquer sur une station S7. Les
SFC 65 à 74 sont disponibles pour y aider.
• MMC jusqu'à 8 Moctets (voir chapitre 7.3)
• Archivage de données (voir chapitre 7.4.4)
Les données sont stockées sur une MMC au moyen des SFC 82 à 84 et rechargées
dans la CPU.
• Sauvegarder un projet STEP 7 sur MMC (voir chapitre 7.4.5)
• Nouveaux SFB
Les SFB 52 à 54 et SFB 75 selon CEI 61784-1 sont supportés.
• Compteur d'heures de fonctionnement 32 bits
Le compteur s'utilise à l'aide de la SFC 101.
• Routage
• DB non rémanents (générés avec la SFC 82 ou dans STEP 7) (voir chapitre 7.4.1)
Fonctionnalité de maître du BM 147-2 CPU
Activation/désactivation des esclaves DP par le biais de la SFC 12
L'activation automatique des esclaves, qui ont été désactivés par le biais de la SFC 12, se
fait au redémarrage sur le BM 147-2 CPU (passage de STOP à RUN).
Evénements d'alarme à partir de la périphérie décentralisée pendant l'état STOP de la
CPU
Grâce aux nouvelles fonctionnalités DPV1 (CEI 61784-1:2002 Ed1 CP 3/1), la manipulation
des événements d'alarme à partir de la périphérie décentralisée change également dans
l'état STOP de la CPU.
Sur le BM 147-2 CPU, un événement d'alarme (alarme de processus, de diagnostic, nouvel-
les alarmes DPV1) est déjà acquitté par la périphérie décentralisée pendant l'état STOP de
la CPU et, éventuellement, entré dans la mémoire tampon de diagnostic (uniquement
l'alarme de diagnostic). Lors du passage suivant de la CPU dans l'état RUN, l'alarme n'est
plus récupérée par l'OB correspondant. Les éventuels dysfonctionnements des esclaves
peuvent être lus via les informations SZL correspondantes (par ex. lecture de SZL 0x692 par
la SFC 51).
Module de base ET 200X BM 147 CPU
EWA-4NEB780602203-04
10-5
Publicité
Table des Matières
