Points de contrôle des codes POST (suite)
TABLEAU B-2
Code POST
Description
C2
Configuration du processeur d'initialisation pour POST. Cela inclut le calcul de fréquence, le
chargement du microcode BSP et l'application de la valeur demandée par l'utilisateur pour la
question de configuration de signalisation d'erreur GART.
C3
Application au BSP des corrections des errata (#78 & #110).
C5
Enumération et configuration des processeurs d'applications. Inclut le chargement du microcode
et les corrections des errata (#78, #110, #106, #107, #69 et #63).
C6
Réactivation du cache pour le processeur d'initialisation et application dans le BSP des
corrections des errata #106, #107, #69 et #63, si nécessaire. En cas de modification d'instructions
CPU mixtes, les erreurs sont recherchées et consignées et une fréquence appropriée pour toutes
les CPU est recherchée et appliquée. REMARQUE : Les AP restent dans l'état CLI HLT.
C7
HT définit les valeurs finales de fréquences et de largeurs de liaisons. Cette routine est appelée
après le calcul de la fréquence CPU pour éviter les erreurs de programmation.
0A
Initialisation du contrôleur de clavier compatible 8042.
0B
Détection de la présence d'une souris PS/2
0C
Détection de la présence d'un clavier dans le port KBC.
0E
Test et initialisation de différents périphériques d'entrée et mise à jour des variables du noyau.
Déroutement du vecteur INT09h pour que le gestionnaire POST INT09h obtienne le contrôle
pour IRQ1. Décompression de tous les modules de langue, de logo BIOS et de logo Silent.
13
Initialisation des registres PM et PM PCI au début du test POST. Initialisation d'un pont multi-
hôte si le système le prend en charge. Définition des options ECC avant l'effacement de la
mémoire. LA REDIRECTION écrit immédiatement les données corrigées dans la RAM.
CHIPKILL fournit une détection/correction d'erreur 4 bits de mémoire de type x4. Activation
des lignes d'horloge PCI-X dans le 8131.
20
Réaffectation de toutes les CPU à une seule adresse SMBASE. Le BSP est défini pour que son
point d'entrée corresponde à A000:0. Si moins de 5 connecteurs CPU sont présents sur la carte,
les points d'entrée CPU sont séparés par des octets 8000h. Si plus de 4 connecteurs de CPU sont
présents, les points d'entrée sont séparés par des octets 200h. Le module CPU est chargé de la
réaffectation de la CPU à l'adresse appropriée. REMARQUE : Les AP restent dans l'état INIT.
24
Décompression et initialisation de n'importe quels modules BIOS de plate-forme.
30
Initialisation de l'interruption de gestion de système.
2A
Initialisation de différentes unités via DIM.
2C
Initialisation de différentes unités. Détection et initialisation de l'adaptateur vidéo installé dans
le système ayant des ROM en option.
2E
Initialisation de toutes les unités de sortie.
31
Allocation de mémoire pour le module ADM et décompression du module. Donne le contrôle au
module ADM pour l'initialisation. Initialisation des modules de langues et de polices ADM.
Activation du module ADM.
Annexe B Codes du test BIOS à la mise sous tension
B-7