Sun Microsystems Sun Fire X4100 Guide De Configuration Et De Maintenance page 198

Codes POST (suite)
TABLEAU B-1
Code POST Description
0037 Affichage d'un message de connexion, des informations CPU, du message de touche de
configuration et des informations OEM.
4538 Unités PCI– Initialisation des unités IPL.
5538 Unités PCI– Initialisation des unités générales.
8600 Préparation de la CPU pour initialisation du système d'exploitation en copiant tout le contexte
du BSP vers tous les processeurs d'applications présents. REMARQUE : Les AP restent dans
l'état CLI HLT.
B.1.5 Points de contrôle des codes POST
Les points de contrôle des codes POST correspondent au groupe de points de
contrôle le plus important au cours de la préinitialisation du BIOS. Le
décrit le type des points de contrôle qui peuvent être générés lors de la partie POST
du BIOS. Ces points de contrôle à deux chiffres correspondent à la sortie du port 80,
le port E/S principal.
Points de contrôle des codes POST
TABLEAU B-2
Code POST Description
03 Désactivation de NMI, de la parité, de la vidéo EGA et des contrôleurs DMA. A ce stade, seuls
les accès ROM se font vers GPNV. Si la taille BB est égale à 64 Ko, ROM Decode doit être activé
en dessous de FFFF0000h. USB doit pouvoir fonctionner dans le segment E000. HT doit
programmer l'initialisation NB et l'initialisation OEM peut programmer si nécessaire au début
du POST, tel que le remplacement des valeurs par défaut des variables du noyau.
04 Vérification de l'octet de diagnostic CMOS pour déterminer si l'alimentation de la batterie
fonctionne correctement et si la somme de contrôle CMOS est correcte. Vérification manuelle de
la somme de contrôle CMOS en lisant la zone de stockage. Si la somme de contrôle CMOS est
incorrecte, mise à jour CMOS avec les valeurs par défaut à la mise sous tension et effacement
des mots de passe. Initialisation du registre d'états A. Initialisation des variables de données
basées sur les questions de configuration CMOS. Initialisation des deux PIC compatibles 8259
dans le système.
05 Initialisation du matériel de contrôle des interruptions (PCI généralement) et du tableau des
vecteurs d'interruption.
06 Test L/E sur le registre comptable CH-2 Initialisation de CH-0 comme minuteur système.
Installation du gestionnaire POSTINT1Ch. Activation d'IRQ-0 dans PIC pour interruption du
minuteur système. Déroutement du vecteur INT1Ch vers POSTINT1ChHandlerBlock.
C0 Début anticipé de l'initialisation CPU—Désactivation du cache—Initialisation APIC local.
C1 Configuration des informations du processeur d'initialisation.
B-6 Guide de configuration et de maintenance des serveurs Sun Fire X4100 et X4200 • Novembre 2005
TABLEAU B-2