Sous-Système De Mémoire; Sous-Système D'e/S; Bus Système; Contrôle Du Système - Fujitsu SPARC Enterprise M3000 Guide De Présentation

2.1.2 Sous-système de mémoire
Le sous-système de mémoire contrôle l'accès à la mémoire et la mémoire cache.
Le serveur M3000 utilise des modules de mémoire DDR2 SDRAM (huit au maximum).
Le sous-système de mémoire prend en charge l'entrelacement de mémoire à deux
blocs maximum pour bénéficier d'un accès ultrarapide à la mémoire.
2.1.3 Sous-système d'E/S
Le sous-système d'E/S contrôle les transferts de données avec les périphériques d'E/S.
Le sous-système d'E/S du serveur M3000 contient les éléments suivants :
Cartes PCIe
■
Emplacements PCIe (8 voies)
Puce de contrôleur d'E/S (IOC, I/O controller), laquelle constitue la puce
■
d'interconnexion entre le bus système et le bus d'E/S
Commutateur PCI Express connecté aux emplacements
■
Port SAS
■
2.1.4 Bus système
La CPU, le sous-système de mémoire et le sous-système d'E/S sont directement
connectés en vue d'implémenter le transfert de données en utilisant un commutateur
à bande large haut débit.
Si une erreur de données est détectée au niveau de la CPU, du contrôleur d'accès à la
mémoire (MAC, memory access controller) ou du contrôleur d'E/S (IOC), l'agent du
bus système corrige les données avant de les transférer.
2.1.5 Contrôle du système
Le serveur M3000 est placé sous le contrôle de l'unité XSCF. Celle-ci fonctionne sur
un processeur de service dédié, lequel est entièrement indépendant du processeur
du serveur. Tant que le serveur est alimenté en courant, l'unité XSCF le contrôle en
permanence et ce, même si le domaine n'est pas sous tension.
Pour plus d'informations, reportez-vous à la
page 2-7
User's Guide.
2-2 Guide de présentation du serveur SPARC Enterprise M3000 • Mars 2012
et au SPARC Enterprise M3000/M4000/M5000/M8000/M9000 Servers XSCF
section2.6, « Microprogramme XSCF »,