Abit KR7A-133 Manuel De L'utilisateur page 48

3-20 Chapitre 3
PCI1 Master 0 WS Write (O WS avant Ecriture sur PCI1 Maître):
Deux options sont disponibles: Enabled ou Disabled. Le réglage par défaut est Enabled. Lorsque le
réglage est Enabled, les écritures sur le bus PCI1 sont exécutées sans état d'attente (immédiatement)
lorsque le bus PCI1 est prêt à recevoir les données. Si le réglage est Disabled, le système attendra un
cycle avant d'écrire les données sur le bus PCI1.
PCI2 Master 0 WS Write (O WS avant Ecriture sur PCI2 Maître):
Deux options sont disponibles: Enabled ou Disabled. Le réglage par défaut est Enabled. Lorsque le
réglage est Enabled, les écritures sur le bus PCI2 sont exécutées sans état d'attente (immédiatement)
lorsque le bus PCI2 est prêt à recevoir les données. Si le réglage est Disabled, le système attendra un
cycle avant d'écrire les données sur le bus PCI2.
PCI1 Post Write (Ecriture décalée sur PCI1):
Deux options sont disponibles: Disabled ou Enabled. Le réglage par défaut est Enabled. Lorsque vous le
réglez à Enabled, cela permet aux buffers d'écriture PCI décalés (post write buffers) de minimiser le
temps de latence de lecture PCI1 maître.
PCI2 Post Write (Ecriture décalée sur PCI2):
Deux options sont disponibles: Disabled ou Enabled. Le réglage par défaut est Enabled. Lorsque vous le
réglez à Enabled, cela permet aux buffers d'écriture PCI décalés (post write buffers) de minimiser le
temps de latence de lecture PCI2 maître.
PCI Delay Transaction (Transaction retardée PCI):
Deux options sont disponibles: Disabled ou Enabled. Le réglage par défaut est Disabled. Le chipset
intègre un buffer 32-bit à écriture décalée pour accepter les cycles à transaction retardée. Sélectionnez
Enabled pour supporter la compatibilité avec les spécifications PCI version 2.1.
KR7A-133/KR7A-133R