Affectation Des E/S En Mode Marche/Arrêt - Festo SPC200 Manuel Électronique

5. Structure des données
5.1.1 Affectation des E/S en mode Marche/Arrêt
Octet Bit 7
Bit 15
Bits d'entrée (I10.0 ... I13.15)
2)
n I10.7
n+1 I10.15
n+2 I11.7
n+3 I11.15
n+4 I12.7
n+5 I12.15
n+6 I13.7
n+7 I13.15
Octet Bit 7
Bit 15
Bits de sortie (Q10.0 ... Q13.15)
2)
n Q10.7
n+1 Q10.15
n+2 Q11.7
n+3 Q11.15
n+4 Q12.7
n+5 Q12.15
n+6 Q13.7
n+7 Q13.15
1)
Indications d'adresses du point de vue du SPC200
2)
Le n" correspond à l'adresse dans l'API à laquelle commence la représentation des espaces
d'E/S du SPC200.
5−4
Bit 6 Bit 5
Bit 14 Bit 13
1)
I10.6 I10.5
I10.14 I10.13
I11.6 I11.5
I11.14 I11.13
I12.6 I12.5
I12.14 I12.13
I13.6 I13.5
I13.14 I13.13
Bit 6 Bit 5
Bit 14 Bit 13
1)
Q10.6 Q10.5
Q10.14 Q10.13
Q11.6 Q11.5
Q11.14 Q11.13
Q12.6 Q12.5
Q12.14 Q12.13
Q13.6 Q13.5
Q13.14 Q13.13
Bit 4 Bit 3
Bit 12 Bit 11
SYNC_IB SYNC_IA
I10.12 I10.11
I11.4 I11.3
I11.12 I11.11
I12.4 I12.3
I12.12 I12.11
I13.4 I13.3
I13.12 I13.11
Bit 4 Bit 3
Bit 12 Bit 11
MC_B MC_A
Q10.12 Q10.11
Q11.4 Q11.3
Q11.12 Q11.11
Q12.4 Q12.3
Q12.12 Q12.11
Q13.4 Q13.3
Q13.12 Q13.11
Festo P.BE−SPC200−COM−CANDN−FR fr 0511a
Bit 2 Bit 1
Bit 10 Bit 9
STOP START/
RESET
I10.10 I10.9
I11.2 I11.1
I11.10 I11.9
I12.2 I12.1
I12.10 I12.9
I13.2 I13.1
I13.10 I13.9
Bit 2 Bit 1
Bit 10 Bit 9
SYNC_OB SYNC_OA
Q10.10 Q10.9
Q11.2 Q11.1
Q11.10 Q11.9
Q12.2 Q12.1
Q12.10 Q12.9
Q13.2 Q13.1
Q13.10 Q13.9
Bit 0
Bit 8
ENABLE
I10.8
I11.0
I11.8
I12.0
I12.8
I13.0
I13.8
Bit 0
Bit 8
READY
Q10.8
Q11.0
Q11.8
Q12.0
Q12.8
Q13.0
Q13.8