Publicité
3-16
3-4. Advanced Chipset Features
DRAM Timing Selectable:
Cet élément définit les timings optimaux pour les quatre éléments suivants, selon le module de mémoire
que vous utilisez. La valeur par défaut est "By SPD" et configure ces quatre éléments en lisant le contenu
du périphérique SPD (Détection de Présence Sérielle). L'EEPROM sur le module d emémoire stocke les
informations de paramètres primordiales concernant ce module, comme le type de mémoire, sa taille, sa
vitesse, l'interface de voltage et les bancs de module.
#
CAS Latency Time:
Cet élément contrôle la latence entre la commande de lecture DRAM et le temps nécessaire pour que les
données deviennent réellement disponibles.
#
RAS# to CAS# Delay
Cet élément contrôle la latence entre la commande active DRAM et la commande lecture/écriture.
#
RAS# Precharge:
Cet élément contrôle l'horloge idle après une commande de précharge de la DRAM.
#
Precharge Delay (tRAS):
Cette option permet de contrôler le nombre d'horloges DRAM utilisées pour les paramètres DRAM.
Memory Hole At 15M-16M:
Lorsque la valeur choisie est [Enabled] (Activé), l'espace d'adresse en mémoire situé sur 15M-16M sera
réservé aux cartes d'extension ISA qui ont spécifiquement besoin de cet espace. Cela réserve la mémoire
à partir de 15 Mo, qui est dès lors indisponible pour le système.Laissez à cette option sa valeur par défaut.
AW8 Series
Chapitre 3
Publicité
