Publicité
Cet élément n'apparaît que si xGMI Max Link Width Control est réglé sur [Manual].
xGMI Max Link Width (Largeur maximale du lien xGMI)
[Auto] Utiliser les paramètres par défaut.
[0]
[1]
APBDis (Algorithm Performance Boost Disable)
[Auto] Utiliser les paramètres par défaut.
[0]
[1]
Power Profile Selection (Sélection du profil d'alimentation)
Options de configuration : [High Performance Mode] [Efficiency Mode] [Maximum IO
Performance Mode]
BoostFmaxEn
[Auto]
[Manual]
L'élément suivant n'apparaît que si l'option BoostFmaxEn est définie sur [Manual].
BoostFmax
Permet de spécifier la limite de fréquence boost Fmax à appliquer à tous les cœurs (MHz).
Options de configuration : [0] - [9999]
DF PState Frequency Optimizer (Optimiseur de fréquence DF PState)
Options de configuration : [Auto] [Enabled] [Disabled]
DF PState Latency Optimizer (Optimiseur de latence DF PState)
Options de configuration : [Auto] [Enabled] [Disabled]
DF Cstates (États C-State DF)
Permet d'activer ou désactiver les états DF C-State.
Options de configuration : [Disabled] [Enabled] [Auto]
CPPC (Collaborative Processor Performance Control)
Options de configuration : [Disabled] [Enabled] [Auto]
CPPC Preferred Cores (Cœurs préférés du CPPC)
[Auto]
[Enabled]
[Disabled]
HSMP Support (Prise en charge de HSMP)
Permet d'activer ou désactiver la prise en charge de HSMP (Host System Management Port).
Options de configuration : [Disabled] [Enabled] [Auto]
SVI3 SVC Speed Control (Contrôle de vitesse SVI3 SVC)
Options de configuration : [Auto] [Manual]
Cet élément n'apparaît que si SVI3 SVC Speed Control est réglé sur [Manual].
SVI3 SVC Speed (Vitesse SVI3 SVC)
Options de configuration : [50.00MHz] [40.00MHz] [26.67MHz] [20.00MHz] [16.00MHz] [13.33MHz]
[10.00MHz] [8.00MHz] [5.00MHz]
Manuel du BIOS de la série Pro WS sTR5
Définit la largeur maximale du lien xGMI sur x8.
Définit la largeur maximale du lien xGMI sur x16.
Pas de APBDis (mode mission)
APBDIS
Utiliser le Fmax par défaut.
L'utilisateur peut définir le boost Fmax.
Utiliser les paramètres par défaut.
Le registre de capacité CPPC le plus élevé de chaque thread aura une valeur
différente pour exposer l'ordre de planification recommandé par AMD au
système d'exploitation. Le CPPC doit être activé pour que ce paramètre
prenne effet.
Ne déclare pas l'ordre de planification recommandé par AMD au système
d'exploitation.
91
Publicité
