Chipset - Asus P5W DH Deluxe Mode D'emploi

4.4.5

Chipset

Le menu chipset vous permet de modifier les paramètres avancés du chipset.
Choisissez un élément et pressez <Entrée> pour afficher le sous-menu.
Advanced Chipset Settings
Configure DRAM Timing by SPD
DRAM ECC Mode
Hyper Path 3
DRAM Throttling Threshold
Boot Graphic Adapter Priority
PEG Buffer Length
Link Latency
PEG Root Control
PEG Link Mode
Slot Power
Configure DRAM Timing by SPD [Enabled]
Lorsque cet élément est activé, les paramètres de timing de DRAM sont réglés en
fonction du SPD de la DRAM (Serial Presence Detect). Désactivé, vous pouvez
régler les paramètres de timings DRAM à la main via les sous-élements. Les
sous-éléments suivants apparaissent lorsque cet élément est passé sur Disabled.
Options de configuration: [Disabled] [Enabled]
DRAM CAS# Latency [5 Clocks]
Contrôle la latence entre la commande de lecture SDRAM et le temps auquel
la donnée devient effectivement disponible. Options de configuration: [6
Clocks] [5 Clocks] [4 Clocks] [3 Clocks]
DRAM RAS# Precharge [4 Clocks]
Contrôle les périodes d'inactivité après avoir envoyé une commande
précharge à la DDR SDRAM. Options de config. [2 Clocks] ~ [6 Clocks]
DRAM RAS# to CAS# Delay [4 Clocks]
Contrôle la latence entre la commande active de la DDR SDRAM et la
commande lecture/écriture. Options de config.: [2 Clocks] ~ [6 Clocks]
DRAM RAS# Activate to Precharge Delay [15 Clocks]
Options de configuration: [4 Clocks] ~ [18 Clocks]
DRAM Write Recovery Time [4 Clocks]
Options de configuration: [2 Clocks] ~ [6 Clocks]
4-26
[Enabled]
[Disabled]
[Auto]
[Auto]
[PCI Express/PCI]
[Auto]
[Auto]
[Auto]
[Auto]
[Auto]
Enable or Disable
Configure DRAM
Timing by SPD.
Chapter 4: BIOS setup