Bits Déc.
15
14
13
12
Bits Octal
17
16
15
14
Mot 1
2
3
4
5
6
7
8
9
10
16
15
14
13
11
16
15
14
13
12
16
15
14
13
13
16
15
14
13
14
16
15
14
13
15
Fréquence de mise à jour - binaire, à 1 υs, résolution de +4 µs
16
17 - 24
Où :
PU = Bit de démarrage
OR = Bit de dépassement
IS = Bit de mise à l'échelle incorrecte
RTS = Bit d'échantillonnage en temps réel
HF = Erreur matérielle
EE = Bits d'état de l'EEPROM
CS = Bits d'état de calibrage
1
Ces bits sont activés (1) lorsque la valeur approche les limites de la plage d'entrée sélectionnée (tableau 5.B).
Résumé du chapitre
Figure 5.3
Bloc transfert lecture configuré sur Binaire complément à 2 - Données
prioritaires, Entrées en mode différentiel
11
10
09
08
07
06
13
12
11
10
07
06
Entrée de la voie 1
Entrée de la voie 2
Entrée de la voie 3
Entrée de la voie 4
Entrée de la voie 5
Entrée de la voie 6
Entrée de la voie 7
Entrée de la voie 8
HF EE CS RTS
12
11
10
9
8
7
12
11
10
9
8
7
12
11
10
9
8
7
12
11
10
9
8
7
12
11
10
9
8
7
Compteur 15 bits à répétition - binaire, résolution 1 ms
Non utilisés (0)
Dans ce chapitre, vous avez appris la signification des
informations d'état que le module d'entrées envoie au
processeur.
Données d'état et d'entrée du module
05
04
03
02
01
00
05
04
03
02
01
00
IS
OR PU
6
5
4
3
2
1
6
5
4
3
2
1
6
5
4
3
2
1
6
5
4
3
2
1
6
5
4
3
2
1
Description
Description
Entrée de la voie 1
Entrée de la voie 2
Entrée de la voie 3
Entrée de la voie 4
Entrée de la voie 16
Entrée de la voie 1
Entrée de la voie 2
Entrée de la voie 3
Diagnostics
Données en dépassement inférieur
1
de plage des voies 1-16
Données en dépassement supérieur
1
de plage des voies 1-16
Polarité des données des voies 1-16
Résultats du calibrage de décalage
Résultats du calibrage de gain
Horodatage
Temps de scrutation
Publication 1771 6.5.116FR - Juillet 1996
5-5