Ligne 2:5
Si un BTR se met en faute, débloquez le bit de validation BTR et le bit BTR en
attente. De plus, le code d'erreur de BTR (N7:63 OU M1:1.103) doit être
visualisé ou mis dans un buffer pour déterminer la cause de l'erreur.
|
|
|
| BIT D'ERREUR
| BTR
|
N7:60
|––––] [––––––––––––––––––––––––––––––––––––––––––––––––––––––––+––––(U)–––––+–|
|
12
|
|
|
|
|
|
|
|
Ligne 2:6
Si un BTW se met en faute, débloquez le bit de validation BTW et le bit BTW en
attente. De plus, le code d'erreur de BTW (N7:67 OU M1:1.203) doit être
visualisé ou mis dans un buffer pour déterminer la cause de l'erreur.
|
|
|
| BIT D'ERREUR
| BTW
|
N7:64
|––––] [––––––––––––––––––––––––––––––––––––––––––––––––––––––––+––––(U)–––––+–|
|
12
|
|
|
|
|
|
|
|
|
|
Ligne 2:7
Laissez le temporisateur astable pour exécuter un BTR à l'entrée analogique dans
le rack logique 3, groupe 7, emplacement de gauche, toutes les 100 ms (0).
| T4:0
|––]/[–––––––––––––––––––––––––––––––––––––––––––––––+TEMPO AU TRAVAIL
|
DN
|
|
|
|
Ligne 2:8
Lancez un BTR toutes les 100 ms tant qu'un BTR n'est pas en cours. Un cycle
complet nécessite que, lorsqu'il est complet ou se met en faute, le programme à
relais débloque le bit de validation et que le scrutateur débloque ensuite le
bit de fin. Aucun autre BTR ne doit être lancé avant que ces conditions ne
soient remplies.
|
|
|
|
|
|
|
BIT DE VALID|BIT DE FIN
|
BTR
|BTR
| T4:0
M0:1.100
M1:1.100
|––] [–––––]/[––––––––]/[–––––––––––––––––––––––––––––––––––––––+––––(L)–––––+–|
|
DN
15
|
|
|
|
|
|
|
|
Chapitre 7
Exemples d'applications
13
SERVICE
ETAT
BTR/
BTR
EN ATTENTE
B3:0
|
0
|
|
|
|BIT DE VALID| |
|BTR
|
M0:1.100 | |
+––––(U)–––––+ |
15
BIT DE VALID |
BTW
M0:1.200
|
15
|
|
| SERVICE
| ETAT
| BTW/
| BTW
| EN ATTENTE | |
|
B3:0
+––––(U)–––––+ |
1
+TON–––––––––––––––+
+–(EN)–|
|Temporisateur T4:0+–(DN) |
|Base de temps 0.01|
|Présélection
10|
|Va. cumulée
0|
+––––––––––––––––––+
SERVICE
ETAT
BTR/
BTR
EN ATTENTE
B3:0
|
0
|
|
|
|BIT DE VALID| |
|BTR
|
M0:1.100 | |
+––––(L)–––––+ |
15
7-19
|
|
|
|
|
|
| |
| |
| |
| |
| |
|
|
|
|
|
|
| |
| |
| |
| |
| |
| |
| |
| |
|
|
|
|
|
|
|
|
|
|
|
|
| |
| |
| |
| |
| |
|