Chapitre 7
Exemples d'applications
7-18
Ligne 2:3
Quand un BTR s'achève avec satisfaction, mettez dans le buffer les donnmées de
bloc-transfert et débloquez le bit de validation BTR et le bit BTR en attente.
Dans cet exemple, les données viennent de l'entrée analogique 0 située à une
adresse décentralisée : rack loqique 3, groupe 7, emplacement de gauche (0).
Cette entrée analogique est une entrée 4-20 mA du transducteur.
|
|
| BIT DE FIN
| VIRTUELLE
| BTR
|
N7:60
|––––] [––––––––––––––––––––––––––––––––––––––––––––––+–+COPIER FICHIER
|
13
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Ligne 2:4
Quand un BTW s'achève avec satisfaction, débloquez le bit de validation BTW et
le bit BTW en attente afin de compléter une séquence BTW.
|
|
| BIT DE FIN
| VIRTUELLE
| BTW
|
N7:64
|––––] [––––––––––––––––––––––––––––––––––––––––––––––––––––––––+––––(U)–––––+–|
|
13
|
|
|
|
|
|
|
|
DONNEES BTR
+COP–––––––––––––––+
| |Source
#M1:1.110| | |
| |Dest
#N7:10| | |
| |Longueur
2| | |
| +––––––––––––––––––+ | |
| SERVICE
| ETAT
| BTR/
| BTR
| EN ATTENTE
|
B3:0
+––––(U)–––––––––––––––+ |
|
0
|
|
|
| BIT DE VALIDATION
| BTR
|
M0:1.100
+––––(U)–––––––––––––––+ |
|
15
|
|
|
| BIT DONNEE
| BTR CORRECT
|
B3:0
+––––(L)–––––––––––––––+ |
2
SERVICE
ETAT
BTW/
BTW
EN ATTENTE
B3:0
|
1
|
|
|
|BIT DE VALID| |
|BTW
|
M0:1.200 | |
+––––(U)–––––+ |
15
|
|
|
|
|
|
+–+–|
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
| |
|
|
|
|
|
|
|
| |
| |
| |
| |
| |
|