Table des Matières
Publicité
Les langues disponibles
Les langues disponibles
Bit 2:
Réglé quand un déclenchement de surtension de sortie est survenu.
Bit 1:
Réglé quand la sortie entre dans la limite d'intensité (mode CC)
Bit 0:
Réglé quand la sortie entre dans la limite de tension (mode CV)Status
Registre d'octet d'état et registre d'activation d'état d'événement standard
Ces deux registres sont mis en œuvre comme exigée par la norme IEEE 488.2.
Tous les bits définis dans le Status Byte Register qui correspondent aux bits positionnés dans le
Service Request Enable Register entraîneront le positionnement du bit RQS/MSS dans le Status
Byte Register, ce qui génère une Service Request sur le bus.
Le Status Byte Register est lu, soit par la commande *STB?, qui renvoie MSS au bit 6, soit par une
Serial Poll (scrutation série) qui renvoie RQS au bit 6. Le Service Request Enable register est
réglé par la commande *SRE <nrf> et lu par la commande *SRE?.
Bit 7 -
Non utilisé.
Bit 6 -
RQS/MSS. Ce bit, défini par la norme IEEE 488.2, contient à la fois le message
Requesting Service et le message Master Status Summary (résumé d'état principal). RQS
est renvoyé en réponse à Serial Poll et MSS est renvoyé en réponse à la commande
*STB?.
Bit 5 -
ESB. Event Status Bit (bit d'état d'évènement). Ce bit est réglé si des bits positionnés
dans le Standard Event Status Register correspondent aux bits réglés dans le Standard
Event Status Enable Register.
Bit 4 -
MAV. Message Available Bit (bit de message disponible). Ce bit est réglé lorsqu'un
message de réponse de l'appareil est formaté et qu'il est prêt à être transmis au
contrôleur. Le bit est réinitialisé lorsque le Response Message Terminator (terminaison de
message de réponse) a été transmis.
Bit 3 -
Non utilisé.
Bit 2 -
Non utilisé.
Bit 1 -
LIM2. Ce bit sera réglé si des bits sont programmes dans le Limit Event Status Register 2
et que des bits correspondants sont réglés dans le Limit Event Status Enable Register 2.
Bit 0 -
LIM1. Ce bit sera réglé si des bits sont programmes dans le Limit Event Status Register 1
et que des bits correspondants sont réglés dans le Limit Event Status Enable Register 1.
61
Publicité
Table des Matières
