AMETEK Programmable Power Sorensen XPF Série Mode D'emploi page 159

Bit 7: Reservado para uso futuro
Bit 6: Habilitado cuando ha saltado una protección que solo puede reiniciarse desde el panel
frontal o desconectando la corriente alterna y volviéndola a conectar.
Bit 5: Reservado para uso futuro
Bit 4: Se habilita cuando la salida entra en el límite de potencia (modo no regulado)
Bit 3: Se habilita cuando existe una desconexión por sobrecorriente en la salida
Bit 2: Se habilita cuando existe una desconexión por sobretensión en la salida
Bit 1: Se habilita cuando la salida entra en el límite de corriente (modo CC)
Bit 0: Se habilita cuando la salida entra en el límite de tensión (modo CV)
Registro de bytes de estado y registro de activación de peticiones de servicio
Ambos registros se implementan conforme a lo especificado por la norma IEEE 488.2.
Todo bit activado en el Status Byte Register que se corresponda con un bit activado en el Service
Request Enable Register provocará la activación del bit RQS/MSS en el Status Byte Register,
generando así un Service Request (petición de servicio) en el bus.
El Status Byte Register se lee bien mediante el comando *STB?, que retorna MSS en el bit 6, bien
mediante un sondeo en serie que retorna RQS en el bit 6. El Service Request Enable Register se
configura con el comando *SRE <nrf> y se lee con el comando *SRE?.
Bit 7 - No se usa.
Bit 6 - RQS/MSS. Este bit, tal y como lo define la norma IEEE 488.2, contiene tanto el mensaje
Requesting Service (solicitando servicio) como el mensaje Master Status Summary
(resumen de estado maestro). La señal RQS se retorna en respuesta a un sondeo en
serie, y la señal MSS se retorna en respuesta al comando *STB?
Bit 5 - ESB. Event Status Bit (bit de estado del evento). Este bit se activa si algún bit activado en
el Standard Event Status Register se corresponde con un bit activado en el Standard
Event Status Enable Register.
Bit 4 - MAV. Bit de Message Available (mensaje disponible). Se activará cuando el instrumento
cuente con un mensaje de respuesta formateado y listo para enviar al controlador. El bit
se desactivará una vez que se haya enviado el Response Message Terminator
(finalizador del mensaje de respuesta).
Bit 3 - No se usa.
Bit 2 - No se usa.
Bit 1 - LIM2. Se habilitará si se habilita cualquier bit del Limit Event Status Register 2 y se
habilitan sus bits correspondientes en el Limit Event Status Enable Register 2.
Bit 0 - LIM1. Se habilitará si se habilita cualquier bit del Limit Event Status Register 1 y se
habilitan sus bits correspondientes en el Limit Event Status Enable Register 1.
158