AMETEK Programmable Power Sorensen XPF Série Mode D'emploi page 124

Esempio. Per restituire il bit RQS (bit 6 dello Status Byte Register) come 1 quando è vero e come 0
quando è falso nella posizione bit 1 in risposta a un'operazione d'interrogazione ciclica
parallela, inviare i comandi seguenti
La risposta all'interrogazione ciclica parallela proveniente dal generatore sarà 00H se RQS è 0
e 01H se RQS è 1.
Durante la risposta di interrogazione ciclica parallela, le linee dell'interfaccia DIO hanno una
terminazione resistiva (terminazione passiva), che consente a più apparecchi di condividere la
stessa posizione dei bit sia in configurazione AND che OR. Per ulteriori ragguagli, vedi IEEE
488.1.
Rapporti di stato
Viene tenuto un modello separato degli stati e degli errori per ciascuna istanza dell'interfaccia.
Un'istanza dell'interfaccia è definita come una potenziale connessione. USB, RS232 e GPIB sono
singole connessioni, quindi rappresentano ciascuna un'stanza dell'interfaccia. Invece, LAN
consente più connessioni contemporaneamente, quindi rappresenta più istanze dell'interfaccia.
Due istanze dell'interfaccia vengono assegnate alle due interfacce del socket TCP e un'altra
all'interfaccia della pagina Web. Un modello separato per ciascuna istanza assicura che i dati non
vadano persi, poiché molti comandi, come ad esempio *ESR?' cancellano il contenuto al
momento della lettura.
Lo stato di errore viene gestito attraverso un set di registri, descritti nei seguenti paragrafi e
mostrati nello Status Model alla fine di questa sezione.
Registro andamento eventi ordinari e registro attivazione eventi ordinari
Questi due registri vengono redatti in relazione alla norma IEEE 488.2.
I bit impostati nello Standard Event Status Register che corrispondono ai bit impostati nello
Standard Event Enable Register comportano l'invio del bit ESB nello Status Byte Register.
Lo Standard Event Status Register viene letto e svuotato dal comando *ESR?. Il registro Standard
Event Status Enable si imposta con il comando *ESE <nrf> e si legge con il comando *ESE?.
È un campo di bit in cui ciascun bit ha il seguente significato.
Bit 7: Accensione. Interviene alla prima accensione dello strumento.
Bit 6: Richiesta utente (non usato).
Bit 5: Errore di comando. Interviene quando viene individuato un errore di sintassi in un
comando dal bus. Il segnale di analisi sintattica viene ripristinato e l'operazione di analisi
sintattica continua al byte successivo nei dati in entrata
Bit 4: Errore di esecuzione. Interviene quando si verifica un errore durante l'esecuzione di un
comando sottoposto ad analisi sintattica. Il numero dell'errore individuato viene inviato
all'Execution Error Register. Vedere la sezione Messaggi di errore
Bit 3: Errore timeout di verifica. Interviene quando un parametro è impostato con 'verifica'
specificato e il valore non viene raggiunto entro 5 secondi, ad esempio la tensione
erogata viene rallentata da un condensatore di grandi dimensioni sull'uscita.
Bit 2: Errore richiesta di informazioni. Viene impostato quando si verifica una richiesta di
informazioni. Il numero dell'errore individuato viene inviato al Query Error Register.
Vedere la sezione Query Error Register
Bit 1: Non usato.
Bit 0: Operazione ultimata. Impostare dopo la ricezione del comando*OPC'.
*PRE 64 poi PPC seguito da 69H (PPE)
<pmt>,
123