Figure 30. Emplacements des logements DIMM
Tableau 10. Configurations de barrette de mémoire pour deux processeurs
Barrettes
CHA
de
mémoire
A1
2
√
6
√
8
√
12
√
16
√
Tableau 11. Configurations de barrette de mémoire pour deux processeurs
Barrettes
CHA
de
mémoire
B1
2
√
6
√
CHB
A5
A2
‒
‒
‒
√
‒
√
√
√
√
√
CHB
B5
B2
‒
‒
‒
√
Processeur 1
CHC
A6
A3
‒
‒
‒
√
‒
√
√
√
√
√
Processeur 2
CHC
B6
B3
‒
‒
‒
√
CHD
A7
A4
‒
‒
‒
‒
‒
√
‒
√
√
√
CHD
B7
B4
‒
‒
‒
‒
A8
‒
‒
‒
‒
√
B8
‒
‒
71