Siemens SIMATIC S7-1500 CPU 1512C-1 PN Manuel page 7

Sommaire
4.1 Tension d'alimentation .......................................................................................................... 84
4.2 Interfaces PROFINET .............................................................................................................. 85
4.3 Schémas de raccordement et de principe .............................................................................. 87
4.3.1 Schéma de principe de la partie CPU ...................................................................................... 87
4.3.2 Schéma de raccordement et de principe de la périphérie analogique intégrée ...................... 88
4.3.3 Schéma de raccordement et de principe de la périphérie TOR intégrée ................................. 97
4.3.4 Adresses des compteurs rapides .......................................................................................... 111
4.3.5 Adresses des générateurs d'impulsions dans les modes de fonctionnement modulation
de largeur d'impulsions (MLI) et sortie de fréquence ........................................................... 114
4.3.6 Adresses des générateurs d'impulsions dans le mode de fonctionnement PTO .................... 115
4.3.7 Aperçu des connexions des entrées ..................................................................................... 116
4.3.8 Vue d'ensemble de l'interconnexion des sorties ................................................................... 118
5 Paramètres/plage d'adresses ................................................................................................................. 121
5.1 Plage d'adresses de la périphérie analogique intégrée ......................................................... 121
5.2 Plage d'adresses de la périphérie TOR intégrée .................................................................... 123
5.3 Plage d'adresses des générateurs d'impulsions .................................................................... 126
5.4 Types et plages de mesure de la périphérie analogique intégrée ......................................... 127
5.5 Type et plages de sortie de la périphérie analogique intégrée ............................................. 128
5.6 Paramètres de la périphérie analogique intégrée ................................................................. 129
5.7 Paramètres de la périphérie TOR intégrée ............................................................................ 133
6 Alarmes/Messages de diagnostic .......................................................................................................... 135
6.1 Signalisations d'état et de défauts ....................................................................................... 135
6.1.1 Signalisations d'état et de défauts de la partie CPU .............................................................. 135
6.1.2 Signalisations d'état et de défauts de la périphérie analogique intégrée .............................. 139
6.1.3 Signalisations d'état et de défauts de la périphérie TOR intégrée ......................................... 141
6.2 Alarmes et diagnostic .......................................................................................................... 143
6.2.1 Alarmes et diagnostic de la partie CPU ................................................................................. 143
6.2.2 Alarmes et diagnostic de la périphérie analogique intégrée ................................................. 143
6.2.3 Alarmes et diagnostic de la périphérie TOR intégrée ............................................................ 146
7 Caractéristiques techniques .................................................................................................................. 149
A Dessins cotés .......................................................................................................................................... 173
B Enregistrements de paramètres ............................................................................................................ 175
B.1 Paramétrage et structure des enregistrements de paramètres de la périphérie
analogique intégrée ............................................................................................................ 175
B.2 Structure d'un enregistrement pour les voies d'entrée de la périphérie analogique
intégrée ............................................................................................................................... 176
B.3 Structure d'un enregistrement pour les voies de sortie de la périphérie analogique
intégrée ............................................................................................................................... 182
B.4 Paramétrage et structure des enregistrements de paramètres de la périphérie TOR
intégrée ............................................................................................................................... 184
B.5 Structure d'un enregistrement pour les voies d'entrée de la périphérie TOR intégrée .......... 185
6
CPU 1512C-1 PN (6ES7512-1CK01-0AB0)
Manuel, 05/2021, A5E40898752-AB