Publicité
Paramètres/plage d'adresses
5.3 Déclaration des paramètres
Exemple
La figure suivante montre après combien de cycles de conversion la valeur analogique lissée
est complètement présente après un échelon d'unité, en fonction du lissage paramétré. La
figure vaut pour chaque changement de signal à l'entrée analogique.
①
②
③
Exemple : influence du lissage sur le temps de réaction maximal pour "1oo2 evaluation (2de2)
(max. SIL3/Kat.4/PLe)" paramétrée en cas d'erreur
En présence d'une erreur (One Fault Delay Time, OFDT), si "1oo2 evaluation (2de2) (max.
SIL3/Kat.4/PLe)" a été paramétrée, vous pouvez calculer le temps de réaction maximal selon la
formule suivante :
temps de réaction max. (avec erreur de discordance) = 2 × temps du cycle de conversion ×
lissage + temps de discordance + 2 × temps du cycle de conversion
Par exemple, pour une paire de voies connectée et paramétrée (activée), fréquence
perturbatrice 50 Hz, lissage = 16 cycles de conversion, temps de discordance = 2000 ms,
temps du cycle de conversion calculé à l'aide la formule dans l'annexe Temps de réaction
(Page 64) :
temps de réaction max. (avec erreur de discordance) = 2 × 31 ms × 16 + 2000 ms + 2 × 31 ms
= 3054 ms
En cas de discordance des deux voies d'entrée, 4380 ms peuvent être nécessaires au module
F avant qu'il ne signale une erreur de discordance à la CPU F.
Une fois le temps de discordance expiré, une erreur est signalée et la valeur de processus est
mise sur 0. La valeur de remplacement 0 est écrite dans la MIE pour le programme de
sécurité.
38
Lissage 4 cycles de conversion
Lissage 16 cycles de conversion
Lissage 64 cycles de conversion
Module d'entrées analogiques F-AI 8xI 0(4)..20mA (6ES7536-1MF00-0AB0)
Manuel, 08/2023, A5E51970369-AA
Publicité
