オーバークロックします。オーバークロックがうまくいかない場合には、下級
FSBクロックを試みってください。
onboard VGa Core overclock (オンボードVGaコアオーバークロック)
オンボードVGaをオーバークロックします。
memoRy-Z
<enter>キーを押すと、サブメニューが表示されます。
dimm/2 memory SPd information (dimm/2メモリSPd情報)
<enter>キーを押すと、サブメニューが表示されます。装着されたメモリの情
報を示します。
advance dRam Configuration (高級なdRam配置)
<enter>キーを押すと、サブメニューが表示されます。
dRam timing mode (dRamタイミングモード)
この項目でdRamタイミングがdRamモジュールのSPd (Serial Presence de-
tect) eePRom情報によりコントロールするかどうかを決定します。[auto By
SPd]に設定すると、dRamタイミングを有効にして、以下の[advance dRam
Configuration]メニューがSPdの情報を基に、自動的に最適な設定を行いま
す。[manual]に設定すると、以下のメニューを手動で設定します。
CaS Latency (CL)
[dRam timing mode]を[manual]に設定すると、この項目が調整できます。
SdRamが読み込みコマンドを受信した後読み込みを開始するまでのタイミン
グ遅延であるCaSレイテンシーを設定します。
tRCd
[dRam timing mode]を[manual]に設定すると、この項目が調整できます。
RaS(行アドレス信号)とCaS(列アドレス信号)の信号間隔を手動で設定しま
す。一般的にクロックサイクル値が小さいほどdRamの動作速度が上がりま
す。
tRP
[dRam timing mode]を[manual]に設定すると、この項目が調整できます。
dRamがリフレッシュに必要とする電荷を蓄積する時間を手動で設定しま
す。RaS信号のクロック数がこの時間を規定しますが、電荷を蓄積するため
の時間が足りない場合はdRamのリフレッシュは不完全になり、dRamがデ
ータを保持できなくなることがあります。システムに同期dRamをインスト
ールした場合のみこの項目が利用できます。
tRaS
[dRam timing mode]を[manual]に設定すると、この項目が調整できます。
RaS(行アドレス信号)を発信してからデータが読み出されるまでの時間です。
tRtP
[dRam timing mode]を[manual]に設定すると、この設定はデータ読み込みと
プリチャージ命令の時間間隔をコントロールします。
tRFC
[dRam timing mode]を[manual]に設定すると、この項目が調整できます。
RaS(行アドレス信号)の読み込みからプリチャージが完了するまでの1サイク
ルの時間です。通常はtRaSとtRPの合計時間を入力します。
MS-7641
8