Cartes d'entrées et de sorties TOR
Figure 8-4
Position des interrupteurs pour le fonctionnement avec alarme de processus par interruption (exemple)
Fonctionnement
avec alarme de
processus EB 0
Interrogation des
entrées du
processus
8-10
S1
0
IR-A
1
IR-B
2
IR-C
3
IR-D
4
IR-E
5
IR-F
6
IR-G
: HF
7
: EF
INT
Alarme de processus par IR-C
Dans ce mode de fonctionnement, l'alarme de processus est déclenchée par l'inter-
médiaire de l'octet d'entrée EB 0. Ce mode de fonctionnement n'est possible qu'a-
vec la CPU 948 en mode monoprocesseur.
Si la carte d'entrées TOR 432 est utilisée avec alarme de processus par EB 0, vous
pouvez l'enficher à tout emplacement convenant à une carte de périphérie.
Si la carte est implantée dans le châssis de base, aucune autre carte d'entrées ne doit
avoir l'adresse 0 (ni dans la zone P ni dans la zone Q).
Si la carte est implantée dans un châssis d'extension avec adressage dans la zone P,
le châssis d'extension ne doit contenir aucune autre carte d'entrées ayant l'adresse 0
dans la zone P.
Afin que la carte puisse déclencher une alarme de processus en présence d'un
changement d'état du signal d'entrée, cette alarme doit être traitée dans le pro-
gramme utilisateur par un programme spécifique (OB d'alarme), ce qui a pour effet
de l'acquitter automatiquement. Afin d'éviter une perte d'alarmes, l'OB d'alarme ne
doit pas pouvoir être interrompu par des alarmes de processus. La CPU doit traiter
les alarmes de processus avec déclenchement sur niveau (cf. guide de programma-
tion de la CPU).
Exemple
Ecrivez par exemple le programme suivant dans l'OB d'alarme que vous avez spéci-
fié par l'octet EB 0 et le commutateur S2.
L
PW128
T
MW0
L
PW130
T
MW2
S2
0
0
Bit 0
1
1
Bit 1
2
2
Bit 2
3
3
Bit 3
4
4
Bit 4
5
5
Bit 5
6
6
Bit 6
7
7
Bit 7
Octet 0 : front montant
Octet 1 : front descendant
Octet 2 : les deux fronts
Octet 3 : pas d'alarme de processus
charger mot de périphérie
transférer mot de mémentos
etc.
S3
}
Octet 3
}
Octet 2
}
Octet 1
}
Octet 0
Manuel système
C79000-G8577-C199-07