MSI X58A-GD45 Serie Mode D'emploi page 125

▶ DIMM1~6 Memory SPD Information
Appuyez sur <Enter> pour entrer dans le sous-menu. Le sous-menu affiche les in-
formations de la mémoire installée.
▶ Current DRAM Channel Timing
Il montre le DRAM Timing installé. Lecture uniquement.
▶ DRAM Timing Mode
Le choix de décision si le DRAM timing est contrôlé par le SPD (Serial Presence Detect)
EEPROM sur le module DRAM. La mise en [Auto] active le DRAM timings et le sous-
menu "Advance DRAM Configuration" suivant d'être déterminé par le BIOS basé sur
la configuration sur le SPD. La mise en [Manual] vous permet de configurer le DRAM
timings et le sous-menu "Advance DRAM Configuration" suivant manuellement.
▶ Advance DRAM Configuration
Appuyez sur <Enter> pour entrer dans le sous-menu.
▶ CH1/ CH2/ CH3 1T/2T Memory Timing
Cet article contrôle le taux d'ordre. La sélection en [1N] fait fonctionner en taux de
1N (N=cycles d'horloge) au contrôleur du signaux du SDRAM. La sélection en [2N]
fait fonctionner en taux de 2N au contrôleur du signaux du SDRAM.
▶ CH1/ CH2/ CH3 CAS Latency (CL)
Il contrôle le latence CAS, qui détermine le retard du timing (en cycle d'horloge)
avant que le SDRAM commence un ordre de lecture après l'avoir reçu.
▶ CH1/ CH2/ CH3 tRCD
Quand le DRAM est rafraîchi, les rangs et les colonnes sont tous adressés séparé-
ment. Cet article vous permet de déterminer le timing de la transition de RAS (row
address strobe) à CAS (column address strobe). Moins fonctionne l'horloge, plus
vite est la performance de DRAM.
▶ CH1/ CH2/ CH3 tRP
Ce menu contrôle le numéro de cycles pour que le Row Address Strobe (RAS) soit
permit à précharger. S'il n'y a pas assez de temps pour que le RAS accumule son
charge avant le refraîchissement de to DRAM, le refraîchissement peut être incom-
plet et le DRAM peut échouer à retirer les données. Cet article applique seulement
quand le DRAM synchrone est installé dans le système.
▶ CH1/ CH2/ CH3 tRAS
L'article détermine le temps que le RAS prend pour lire ou écrire une cellule de
mémoire.
▶ CH1/ CH2/ CH3 tRFC
Ce réglage détermine le temps que RFC prend pour lire ou écrire une cellule de
mémoire.
▶ CH1/ CH2/ CH3 tWR
L'intervalle de temps minimum entre la fin d'apparition d'écriture de données et le
début de l'ordre de précharge. Permet à l'amplifier de sens de conserver les don-
nées aux cellules.
▶ CH1/ CH2/ CH3 tWTR
L'intervalle de temps minimum entre la fin d'apparition d'écriture de données et le
Fr-35