MSI X58A-GD45 Serie Mode D'emploi page 85

▶ Adjusted CPU Frequency (MHz)
Gibt die Frequenz der CPU an. Nur Anzeige – keine Änderung möglich.
▶ MEMORY-Z
Drücken Sie die Eingabetaste <Enter>, um das Untermenü aufzurufen.
▶ DIMM1~6 Memory SPD Information
Drücken Sie die Eingabetaste <Enter>, um das Untermenü aufzurufen. Das Unter-
menü zeigt die Information des installierten Speichers.
▶ Current DRAM Channel Timing
Zeigt den installierten DRAM-Timing. Nur Anzeige.
▶ DRAM Timing Mode
Wählen Sie aus, ob DRAM-Timing durch das SPD (Serial Presence Detect) EEPROM
auf dem DRAM-Modul gesteuert wird. Die Einstellung [Auto] ermöglicht die automa-
tische Erkennung des DRAM timings und der folgenden "Advance DRAM Configura-
tion" Untermenü durch das BIOS auf Basis der Einstellungen im SPD. Das Vorwählen
[Manual] eingestellt, können Sie den DRAM Timing und die folgenden "Advance DRAM
Configuration" Untermenü anpassen.
▶ Advance DRAM Configuration
Drücken Sie die Eingabetaste <Enter>, um das Untermenü aufzurufen.
▶ CH1/ CH2/ CH3 1T/2T Memory Timing
Legt die SDRAM Kommandorate fest. Die Einstellung [1N] lässt den SDRAM Signal
Kontroller mit einem 1N ((Taktzyklus) laufen. Bei [2N] läuft er mit zwei Zyklen. 1N
ist schneller als 2N.
▶ CH1/ CH2/ CH3 CAS Latency (CL)
Hier wird die Verzögerung (CAS-Timing) in Taktzyklen eingestellt, bevor das SDRAM
einen Lesebefehl nach dessen Erhalt ausführt.
▶ CH1/ CH2/ CH3 tRCD
Wenn DRAM erneuert wird, werden Reihen und Spalten separat adressiert. Dies
gestattet es, die Anzahl der Zyklen und der Verzögerung einzustellen, die zwischen
den CAS und RAS Abtastsignalen liegen, die verwendet werden, wenn der DRAM
beschrieben, ausgelesen oder aufgefrischt wird. Eine hohe Geschwindigkeit führt zu
höherer Leistung, während langsamere Geschwindigkeiten einen stabileren Betrieb
bieten.
▶ CH1/ CH2/ CH3 tRP
Legt die Anzahl der Taktzyklen fest, die das Reihenadressierungssignal (Row Ad-
dress Strobe - RAS) für eine Vorbereitung bekommt. Wird dem RAS bis zur Auf-
frischung des DRAM nicht genug Zeit zum Aufbau seiner Ladung gegeben, kann der
Refresh unvollständig ausfallen und das DRAM Daten verlieren. Dieser Menüpunkt
ist nur relevant, wenn DRAM verwendet wird.
▶ CH1/ CH2/ CH3 tRAS
Diese Einstellung definiert die Zeit (RAS) zum Lesen und Schreiben einer Speicher-
zelle.
▶ CH1/ CH2/ CH3 tRFC
Diese Einstellung definiert die Zeit (RFC) zum Lesen und Schreiben einer Speicher-
zelle.
De-35