3.8.10
DB de processeur de communication
Structure du DB de processeur de communication
Ce bloc de données sert à réaliser l'échange de données entre la CPU et le module
d'interface série ET 200S Modbus/USS. L'utilisateur doit fournir ce bloc d'une longueur
suffisante. Le DB de processeur de communication doit faire au moins 50 mots de long
(DBW 0 à 98).
DBW 0
DBW 2
DBW 4
DBW 6
DBW 8
DBB10
DBB 11
:
:
DBB 54
DBB 55
:
:
DBB 98
Modules d'interface série
Instructions de service, 03/2009, A5E00124882-05
Etat de la communication
Nombre maximal de
Compteur de
cycles pendant
cycles pour
l'attente d'une
calcul du délai
réception
pendant l'attente
d'une réception
Pause de début mesurée
Durée du dernier cycle
(OB1_MIN_CYCLE)
Longueur du télégramme d'émission
(LEN)
Libre
Mémoire tampon d'émission
Mémoire tampon de réception
EMISSION et RECEPTION
FC17
FC17
FC17, OB1
EMISSION
Envoyer télégramme au module
(longueur selon la structure de données
réseau de l'esclave en cours)
Recevoir télégramme du module (longueur
selon la structure de données réseau de
l'esclave en cours)
Modbus/USS
3.8 Maître USS
271