Publicité
60
6.6.7 Entrées et sorties numériques
Slot
C2
1
80
RW
1
81
RW
1
82
RO
1
83
RO
1)
Si plusieurs bits sont activés simultanément, le système conserve l'ordre suivant : mise à zéro, tarage,
édition de la mémoire de crêtes. Si plusieurs bits de commande de la mémoire de crêtes sont activés, la
priorité (le premier nommé a le niveau de priorité le plus élevé) suivante est appliquée : effacement
continu, effacement unique, conservation. Les actions correspondant aux bits 0, 1, 4 et 5 sont exécutées
à l'instant même où la tension d'entrée passe du niveau de repos au niveau actif. Les actions
correspondant aux bits 2, 3, 6 et 7 sont exécutées tant que la tension d'entrée est au niveau actif. Le
niveau de repos resp. le niveau actif est défini via l'index 2300. La réaction est exécutée au plus tard à la
deuxième valeur de mesure qui suit. Le temps de latence de l'entrée numérique électronique est indiqué
dans les caractéristiques techniques actuelles.
HBM
Valeur
u8
Bit 0 : logique
entrée
Bit 4 : logique
sortie 1
Bit 5 : logique
sortie 2
u8
Action de l'entrée numérique :
Bit 0 : mettre à zéro
Bit 1 : tarer
Bit 2 : effacer en continu la mémoire de crêtes Max
Bit 3 : effacer en continu la mémoire de crêtes Min
Bit 4 : effacement unique de la mémoire de crêtes Max
Bit 5 : effacement unique de la mémoire de crêtes Min
Bit 6 : conserver la mémoire de crêtes Max
Bit 7 : conserver la mémoire de crêtes Min
u8
Bit 0 : niveau de
l'entrée
Bit 4 : niveau de la
sortie 1
Bit 5 : niveau de la
sortie 2
u8
Bit 0 : état de
l'entrée
Bit 4 : état de la
sortie 1
Bit 5 : état de la
sortie 2
digiCLIP DF31DP
Description
Logique de commutation de
l'entrée numérique et des sorties
numériques :
niveau de repos à 0 V lorsque bit
n = 0 ; sinon 24 V lorsque bit n = 1
Niveau de tension électrique de
l'entrée numérique et des sorties
numériques
bit désactivé à 0 V ;
bit activé à 24 V
Etat logique de l'entrée numérique
et des sorties numériques : bit
activé si l'action est active
A
1)
A
−
2)
:
−
A2176−2.0 fr
Publicité
