Publicité
*PRE?. La valeur du Parallel Poll Enable Register est connectée en montage ET avec le Status
Byte Register ; si le résultat est zéro, la valeur de
Il faut également configurer l'appareil afin que la valeur de
lors d'une opération de scrutation parallèle. L'appareil est configuré par le contrôleur qui transmet
une commande Parallel Poll Configure (PPC) (configuration scrutation parallèle) suivie d'une
commande Parallel Poll Enable (PPE) (activation scrutation parallèle). Les bits de la commande
PPE sont indiqués ci-dessous :
bit 7 =
bit 6 =
bit 5 =
bit 4 =
bit 3 = Détectio
bit 2 =
bit 1 =
bit 0 =
Exemple.
au niveau 0 à l'état faux à la position de bit 1 en réponse à une scrutation parallèle,
transmettre les commandes suivantes :
La réponse de scrutation parallèle de l'appareil sera alors 00H si RQS est 0 et 01H si RQS est 1
Pendant la réponse de scrutation parallèle, les lignes d'interface DIO sont terminées de manière
résistive (terminaison passive). Ceci permet à plusieurs dispositifs de partager la même position de
bit de réponse en configuration de câblage en ET ou OU, voir IEEE 488.1 pour de plus amples
informations.
Rapport d'état
Un modèle d'erreur et de statut séparé est entretenu pour chaque session d'interface ; une session
d'interface est définie comme une connexion potentielle. USB et GPIB sont par définition des
connexions individuelles et représentent donc une session d'interface chacune. Cependant, le LAN
permet de connecter plusieurs appareils simultanément et représente donc des instances multiples
d'interface. Une instance d'interface est attribuée à l'interface des sockets TCP et une autre est
affectée à l'interface de la page Web
perdre des données ; en effet, de nombreuses commandes, par ex. '*ESR?' vident les données à
leur lecture.
Le statut d'erreur est entretenu à l'aide d'une série de registres, ceux-ci sont décrits dans les
paragraphes suivants et présentés sur le Modèle de Statut à la fin de ce chapitre.
Standard Event Status et Standard Event Status Enable Registers (Registres d'état
d'événement standard et d'activation d'état d'événement standard)
Ces deux registres sont mis en œuvre comme exigé par la norme IEEE 488.2.
Tous les bits définis dans le Standard Event Status Register qui correspondent aux bits positionnés
dans le Standard Event Status Enable Register entraîneront le positionnement du bit ESB dans le
Status Byte Register.
Le Standard Event Status Register est lu, puis vidé par la commande *ESR?. Le Standard Event
Status Enable Register est réglé par la commande *ESE <nrf> et lu par la commande *ESE?.
Il s'agit d'un champ de bit dans lequel chaque bit à un sens particulier.
X
sans effet
1
1
Validité scrutation parallèle
0
détection du bit de réponse ; 0 = bas, 1 = haut
n
?
?
position de bit de la réponse
?
Pour renvoyer le bit RQS (bit 6 du Status Byte Register) au niveau 1 à l'état vrai et
*PRE 64
<pmt>,
est 0, sinon la valeur de
ist
puis PPC suivi de 69H (PPE)
Un modèle séparé pour chaque instance d'interface évite de
.
est 1.
ist
puisse être renvoyée au contrôleur
ist
101
Publicité
