Publicité
Gestion d'erreur GPIB IEEE Std 488.2
L'erreur UNTERMINATED IEEE 488.2 (adressé pour émettre en n'ayant rien à émettre) est gérée
de la manière suivante. Si l'instrument est adressé parleur et que la mise en forme de réponse est
inactive et que la file d'attente d'entrée est vide, l'erreur UNTERMINATED se produit alors. Ceci
entraîne le réglage du bit Query Error dans le Standard Event Status Register et 3 est placé dans
le Query Error Register et l'analyseur syntaxique est réinitialisé. Voir le paragraphe Registres
d'états pour plus d'informations à ce sujet.
L'erreur INTERRUPTED IEEE 488.2 est gérée de la manière suivante. Si la mise en forme de
réponse attend de transmettre un message de réponse et qu'un <PROGRAM MESSAGE
TERMINATOR> a été lu par l'analyseur syntaxique, ou que la file d'attente d'entrée contient plus
d'un message END, l'instrument est alors INTERRUPTED et une erreur se produit. Ceci entraîne le
réglage du bit Query Error dans le Standard Event Status Register, 1 est placé dans le Query Error
Register et le formatage de réponse doit être réinitialisé pour dégager la file d'attente de sortie.
L'analyseur syntaxique commence alors l'analyse syntaxique du <PROGRAM MESSAGE UNIT>
suivant de la file d'attente d'entrée. Voir le paragraphe Registres d'états pour plus d'informations à
ce sujet.
L'erreur DEADLOCK IEEE 488.2 est gérée de la manière suivante. Si la mise en forme de réponse
attend de transmettre un message de réponse et que la file d'attente d'entrée est pleine,
l'instrument passe alors à l'état DEADLOCK et une erreur se produit. Ceci entraîne le réglage du
bit Query Error dans le Standard Event Status Register, 2 est placé dans le Query Error Register et
la mise en forme de réponse est réinitialisée, ce qui dégage la file d'attente de sortie. L'analyseur
syntaxique commence à analyser la syntaxe du <PROGRAM MESSAGE UNIT> suivant de la file
d'attente d'entrée. Voir le paragraphe Registres d'états pour plus d'informations à ce sujet.
Appel GPIB parallèle
Cet appareil offre des capacités d'appel complètes en parallèle. Le Parallel Poll Enable Register
est réglé pour spécifier les bits du Status Byte Register utilisés pour constituer le message local ist.
Le Parallel Poll Enable Register est réglé par la commande *PRE<nrf> et lu par la commande
*PRE?. La valeur du Parallel Poll Enable Register est ANDed avec le Status Byte Register ; si le
résultat est zéro, la valeur de ist est 0, autrment la valeur de ist est 1.
Il faut également configurer l'instrument de manière à pouvoir renvoyer la valeur de ist au
contrôleur pendant une opération d'appel en parallèle. La configuration de l'instrument s'effectue
par la transmission d'une commande Parallel Poll Configure (PPC) suivie d'une commande Parallel
Poll Enable (PPE) par le contrôleur. Les bits de la commande PPE sont indiqués ci-dessous :
bit 7 =
bit 6 =
bit 5 =
bit 4 =
bit 3 =
bit 2 =
bit 1 =
bit 0 =
Exemple : Pour renvoyer le bit RQS (bit 6 du Status Byte Register) en tant que 1, si vrai, et en
tant que 0 si faux, dans la position de bit 1 en réponse à une opération d'appel en parallèle,
transmet les commandes suivantes:
La réponse d'appel en parallèle du générateur est alors 00H, si RQS est 0 et 01H si RQS
est 1.
Pendant la réponse d'appel en parallèle, les lignes d'interface DIO sont bouclées de manière
résistive (terminaison passive). Ceci permet à des dispositifs multiples de partager la même
position de bit de réponse en configuration wired-AND ou wired-OR, voir IEEE 488.1 pour plus
d'informations à ce suje t.
X
Ne joue aucun rôle
1
1
Parallel poll actif
0
détection Détection du bit de réponse; 0 = bas, 1 = haut
?
?
Position de bit de réponse
?
*PRE64<pmt>, puis PPC suivi de 69H (PPE)
77
Publicité
