Verrouillage De L'interface; Rapport D'état - Aim TTi MX100Q Instructions

Masquer les pouces Voir aussi pour MX100Q:
Table des Matières

Publicité

L'appareil utilise 1 prise sur le port TCP 9221 pour commander et contrôler l'appareil. Les
commandes textuelles sont envoyées sur ce port comme il est indiqué au chapitre
« Commandes à distance » et toute réponse est renvoyée par le même port. Toute chaîne de
commandes doit être composée d'une ou plusieurs commandes complètes. Les commandes
multiples peuvent être séparées soit par des points-virgules « ; », soit par des sauts de ligne.
Aucun terminateur final n'est requis, car la trame TCP implique un terminateur, mais il est
possible d'en envoyer un, le cas échéant.

Verrouillage de l'interface

11.1.6
Toutes les interfaces sont actives en permanence, pour éliminer la nécessité de sélectionner
l'interface active et pour s'assurer que l'interface LAN est toujours disponible (comme l'exige la
norme LXI). Afin de réduire le risque que l'instrument soit sous le contrôle de deux interfaces en
même temps par inadvertance, un simple mécanisme de verrouillage et de déverrouillage est
fourni dans le jeu d'instructions. Le verrou est automatiquement débloqué lorsqu'il est possible
de détecter une déconnexion et lorsque le bouton Local est enfoncé. L'accès aux interfaces
peut également être restreint à partir des pages Web.
Toute interface peut requérir le contrôle exclusif de l'instrument en envoyant une commande
« IFLOCK ». Le verrou ne peut être débloqué qu'en envoyant une commande « IFLOCK 0 » à
partir de l'instance d'interface qui contrôle actuellement le verrou et peut être interrogée à partir
de n'importe quelle interface par l'envoi d'une commande « IFLOCK? » La réponse à cette
commande sera "-1" si le verrou est détenu par une autre instance d'interface, "0" si l'interface
est libre et "1" si le verrou est détenu par l'instance d'interface effectuant la requête. L'envoi de
toute commande depuis une interface sans droits de commande qui tente de modifier le statut
de l'instrument définit un bit 4 du Event Status Register Standard et place 200 dans le
Execution Error Register pour indiquer que les droits sont insuffisants pour l'action requise.
Remarque : il est également possible de configurer les droits d'une interface spécifique soit en
« lecture seule » soit en « pas d'accès » à partir de l'interface de la page Web.
Rapport d'état
11.1.7
Le modèle standard de rapport d'état et d'erreur décrit dans la norme IEEE 488.2 a été conçu
pour l'interface GPIB et contient certaines fonctionnalités prévues pour être utilisées avec les
capacités du matériel de 'Service Request' (Demande de service) et de 'Parallel Poll'
(Scrutation parallèle) de cette interface et pour accommoder son fonctionnement en semi-
duplex. Bien que ces facilités soient peu utiles avec d'autres interfaces, cet instrument rend
l'ensemble des fonctionnalités disponibles à toutes les interfaces. Un jeu séparé d'un grand
nombre de registres d'état et d'erreurs est conservé pour chaque instance potentielle
d'interface. Les interfaces GPIB, USB et RS232 fournissent chacune une instance unique,
tandis que l'interface LAN en pourvoit deux : une pour la page Web et une pour l'interface de
prise TCP. Un modèle d'état séparé pour chaque instance d'interface évite de perdre des
données, car certaines commandes d'interrogation d'état (par ex. '*ESR?') vident le contenu du
registre après la lecture des données actuelles.
Le jeu complet de registres d'erreurs et d'état et les bits spécifiques qu'ils contiennent sont
indiqués dans le diagramme de modèle d'état (Status Model Diagram) et décrits en détail ci-
dessous, mais en résumé, l'état est maintenu en utilisant cinq registres primaires, le registre
d'état d'événement de limite (Limit Event Status Register) de chaque sortie, le registre d'état
d'événement standard (Standard Event Status Register) et le registre d'erreur d'exécution
(Execution Error Register). Un résumé est pourvu dans le registre d'octets d'état (Status Byte
Register), tel qu'il a été sélectionné par les quatre registres de masquage – le registre
d'activation d'état de limité (Limit State Enable Register) pour chaque sortie et le registre
d'activation d'état d'événement standard (Standard Event Status Enable Register). Deux autres
registres de masquage, le registre d'activation de demande de service (Service Request
Enable Register) et le registre d'activation de réponse à la scrutation parallèle (Parallel Poll
Response Enable Register), contrôlent respectivement la demande de service (Service
Request) et la scrutation parallèle (Parallel Poll) du matériel GPIB ainsi que le message ist
Page 29

Publicité

Table des Matières
loading

Ce manuel est également adapté pour:

Mx100qp

Table des Matières