Table des Matières
Publicité
quels bits, le cas échéant, contribuent à ce résumé. Tous ces registres sont des champs de bits, où
chaque bit est indépendant (plusieurs bits peuvent ainsi être définis simultanément) et a la
signification détaillée ci-dessous.
15.1.1
Registre ITR (Sécurité d'entrée)
Bits 7-1 Non utilisés, 0 en permanence.
Protection contre les surtension : Régler quand une surtension est appliquée entre
Bit 0
les bornes HI et LO dans les modes suivants – Ohms (4 fils et 2 fils), Diode, Continuité,
Capacité et mesure des températures.
Les bits dans le registre 'Input Trip' sont définis lorsque les événements qu'ils indiquent se
produisent et conservent cette valeur jusqu'à ce qu'ils soient lus par la commande d'interrogation
ITR?. Après l'envoi du message de réponse, tous les bits qui indiquent des conditions qui ne
s'appliquent plus seront effacés ; tout bit qui signale une condition toujours applicable restera défini.
Le registre d'activation de sécurité d'entrée (Input Trip Enable Register) fournit le masquage entre le
registre 'Input Trip' et le registre 'Status Byte'. Si un bit quelconque a la valeur '1' dans les deux
registres, le bit INTR (bit 1) sera défini dans le registre 'Status Byte'. Ce registre d'activation est
défini par la commande ITE
ITE? (qui renvoie toujours la dernière valeur définie par le contrôleur). À l'allumage, le registre ITE
est réglé sur 0 et l'ITR est vidé (mais les bits qu'il contient peuvent être définis après initialisation, au
cas inhabituel où une des conditions serait réelle).
Standard Event Status Register (registre d'état
d'événement standard) (ESR et ESE)
Le Standard Event Status Register est défini par la norme IEEE 488.2, norme GPIB. Il s'agit d'un
champ de bit dans lequel chaque bit est indépendant et a la signification suivante :
Bit 7
Mise sous tension. Régler une fois que l'instrument est entièrement initialisé et qu'il
fonctionne après une mise sous tension depuis l'application du secteur, ou quand la
touche [Operate] est enfoncée en mode veille. La mise sous tension est aussi
réglée lors de la première mise sous tension sur piles, bien que cela ne s'avère utile
que sur l'interface USB, car aucune autre interface à distance n'est disponible avec
les piles.
Bits 6, 3 et 1 : Non utilisés, 0 en permanence.
Erreur de commande. Définie lorsqu'une erreur de syntaxe est détectée dans une
Bit 5
commande ou un paramètre.
L'analyseur syntaxique est réinitialisé et l'analyse continue à l'octet suivant du flux
d'entrée.
Erreur d'exécution. Définie lorsqu'une valeur différente de zéro est saisie dans le
Bit 4
registre d'erreur d'exécution 'Execution Error', si une commande syntaxiquement
correcte ne peut pas être exécutée pour une raison quelconque.
Bit 2
Erreur d'interrogation. Définie lorsqu'une erreur d'interrogation se produit, parce
que le contrôleur n'a pas émis de commandes ni lu les messages de réponse dans
l'ordre correct.
Bit 0
Opération terminée. Réglée en réponse à la commande *OPC.
Le registre d'état d'événement standard (Standard Event Status Register) est lu et vidé par
l'interrogation * ESR? qui renvoie un nombre décimal correspondant au contenu. À l'allumage ou à
l'initialisation après la veille, il est réglé sur 128 pour indiquer le bit de mise sous tension.
Le registre d'activation d'état d'entrée standard (Standard Event Status Enable Register) fournit le
masquage entre le registre 'Event Status' et le registre 'Status Byte'. Si un bit quelconque a la
valeur '1' dans les deux registres, le bit ESB sera défini dans le registre 'Status Byte'. Ce registre
d'activation est défini par la commande *ESE
commande d'interrogation ESE? (qui renvoie toujours la dernière valeur définie par le contrôleur). À
l'allumage, il a la valeur 0.
à une valeur de 0 - 255 et relu par la commande d'interrogation
<NRF>
<NRF>
Page 36
à une valeur de 0 - 255 et relu par la
Publicité
Table des Matières
