Publicité
Interface parallèle
Schéma de principe (Sortie A)
GaAlAs
Photo
Diodes
transistors
Opto
Analog
Array
Asic
programmer
Drivers de sortie
V
S
A
I
Vmax. = V
S
I max. = 50 mA
V
Log1 = V
S
Log0 = 1.1 V
V
S
V
D
C
(not for bus mode)
I
Vmax. = V
C
I max. = 10 mA
V
Log1 = V - 3 V
C
Log0 = 2 V
Diagrammes de temps
Storage
t(LA) min. 500µs
U(eH)
U(eL)
Latch
Data bits
latched
max. 500µs
Set reference value
min. 500µs
U(eH)
Latch
U(eL)
min. 500µs
U(eH)
U(eL)
SET
Data bits
max. 500µs
max. 90ms
Remarque 1 :
Latch et SET doivent être en état logique "1"
pour faire une prise de référence.
Remarque 2 :
La valeur de référence est transmise
uniquement lorsque SET est remis en état
logique "0".
Enable
U(eH)
U(eL)
Enable
inactive (Z)
Data bits
max. 100µs
Codeurs absolus multitours programmables CRP 58, 65, 66 et 105
+ V
S
enable
codesense
output
latch
set
common
- V (0 V)
S
C
Vmax. = V
C
I max. = 20 mA
Log1 = V
C
Log0 = 0.5 V
Signal d'entrée
E6
active "high"
Log 0 < 3.5 V or not connected
Log 1 = 11...26 V
new value
max. 500µs
reference
latched
point
max. 500µs
max. 100µs
Interface série synchrone SSI - 32 Bit
(exécution standard E01)
Le registre de sortie a un format de 32 Bit, et est actualisé environ
toutes les 500 µs dans le µ-processeur.
(exemple 1 / page 3)
Le LSB se trouve toujours en dernière position du registre par
rapport à la résolution programmée. Un maximum de 29 Bit de
données peur être transmis avec le Bit d'erreur et de parité.
En première position se trouve le Bit d'erreur, en deuxième le Bit
de parité, en troisième un Bit à zéro, et en quatrième position, le
MSB pour un format de données de 29 Bit.
Pour des formats de données plus petits (exemple 2), par exemple
18 Bit, les positions 4 à 14 sont à zéro, le MSB en position 15 et
V
S
le LSB toujours en position 32. Les 2 positions suivantes sont à
V
C
zéro pour une transmission multivoie.
Les Bit MONOTOUR et MULTITOUR ne sont pas différenciés
I
(diagramme sapin), afin de permettre une transmission en code
V
BCD.
Schéma de principe SSI
I
i
GaAlAs
Photo
Diodes
transistors
V
i
Opto
Analog
Array
Asic
Interface série synchrone SSI - 25 Bit
Pour cette variante, le registre de sortie a un format de 25 Bit. En
première position se trouve le MSB, pour 4096 tours programmés.
Si le nombre de tours programmés est toujours de 4096 (12 Bit),
en code Gray ou Binaire, la transmission se fera suivant le
protocole classique de la liaison SSI (exemples 3 et 4).
Si le nombre de tours est inférieur à 4096, le registre se décale
à droite vers le position 25 (LSB).
- 2 -
programmer
+ V
S
clock +
clock -
data +
data -
set
codesense
- V (0 V)
S
Publicité
