AMETEK Programmable Power XPF Serie Manuel D'instructions page 133

Sondeo GPIB en paralelo
Este instrumento ofrece prestaciones completas de sondeo en paralelo. El Parallel Poll Enable
Register (registro de habilitación del sondeo en paralelo) está configurado para especificar qué
bits del Status Byte Register (registro de bytes de estado) van a ser utilizados para conformar el
mensaje local
lee con el comando *PRE?. Al valor de dicho registro se le aplica el Status Byte Register con un
operador lógico AND; si el resultado es 0, el valor de
El instrumento también debe configurarse de manera que, durante una operación de sondeo, se
pueda devolver al controlador el valor de
Poll Configure (PPC, configuración de sondeo en paralelo) seguido de un comando Parallel Poll
Enable (PPE, sondeo en paralelo habilitado). A continuación se muestran los bits del comando
PPE:
bit 7 =
bit 6 =
bit 5 =
bit 4 =
bit 3 = Sentido sentido del bit de respuesta; 0 = bajo, 1 = alto
bit 2 =
bit 1 =
bit 0 =
Ejemplo. Para devolver el bit RQS (bit 6 del Status Byte Register), con valor 1 cuando sea verdadero
y con valor 0 cuando sea falso, en la posición de bits 1, en respuesta a una operación de
sondeo en paralelo, envíe los siguientes comandos:
La respuesta del aparato al sondeo será entonces 00H si RQS es 0 y 01H si RQS es 1.
Durante la respuesta a un sondeo de este tipo, las líneas de la interfaz DIO se encuentran
terminadas resistivamente (terminación pasiva). Ello permite a múltiples dispositivos compartir la
misma posición de bits para la respuesta, tanto en la configuración wired-AND como en la
configuración wired-OR. Consulte la norma IEEE 488.1 para más información.
Comunicación de estado
Cada instancia de interfaz, entendida como una conexión potencial, mantiene un modelo de
estado y error independientes. Las interfaces USB, RS232 y GPIB son intrínsecamente
conexiones únicas, cada una de ellas representando una instancia. La LAN, sin embargo, permite
múltiples conexiones simultáneas, por lo que representa múltiples instancias de interfaz. Dos
instancias de interfaz se asignan a las dos interfaces de sockets TCP, y una más se asigna a la
interfaz de la web. El disponer de un modelo separado para cada instancia de interfaz asegura
que los datos no se pierdan, ya que existen muchos comandos, como por ejemplo "*ESR?", que
limpian el contenido al leerlo.
El estado de errores se mantiene utilizando un conjunto de registros; estos se describen en los
siguientes párrafos y se muestran en el modelo de estado (Status Model) al final de esta sección.
Standard Event Status Register y Standard Event Status Enable Register
Ambos registros se implementan conforme a lo especificado por la norma IEEE 488.2.
Todo bit activado en el Standard Event Status Register que se corresponda con un bit activado en
el Standard Event Status Enable Register provocará la activación del bit ESB en el Status Byte
Register.
El Standard Event Status Register se lee y borra con el comando *ESR?. El Standard Event
Status Enable Register se configura con el comando *ESE <nrf> y se lee con el comando *ESE?.
132
. El Parallel Poll Enable Register se configura con el comando *PRE <nrf> y se
ist
X da igual
1
1 Sondeo en paralelo habilitado
0
?
? posición de bits de la respuesta
?
*PRE 64 y después PPC seguido de 69H (PPE)
<pmt>,
será 0, de lo contrario el valor de
ist
. Para ello, el controlador envía un comando Parallel
ist
será 1.
ist