KROHNE ALTOSONIC V12 Manuel De Référence page 137

ALTOSONIC V12
La vraie partie significative (mantisse) inclut un bit implicite d'en-tête de valeur 1 à moins que
l'exposant soit stocké avec tous les zéros. Ainsi, uniquement 52 bits de la partie significative
(mantisse) apparaissent dans le format mémoire mais la précision totale est de 53 bits
(équivalent à log10(253) ≈ 16 en chiffes décimaux). Les bits sont définis comme suit :
Bits double précision
Signe +
Exposant
(décalé)
SEEE EEEE
Bits double précision 2
Mantisse 4
MMMM
MMMM
Exemple
L'entier double 4,125000001862645 donnera la représentation IEEE suivante :
Exemple de nombre double
Signe
0
Un signe positif
Un exposant décalé de 1025 (401 en hexadécimal) est un exposant 2.
Mantisse = 4 + 1/8 + 1/536870912. Noter que le premier bit n'est pas mémorisé !
Les entiers doubles peuvent être transmis de deux façons différentes. L'ordre de transmission
dans les deux modes est de :
Ordre de transmission d'entiers doubles
IEEE 754
Mode
mesure
Mode
inversé
02/2018 - 4002643903 - MA ALTOSONIC V12 R04 fr
CONFIGURATION DU PROTOCOLE MODBUS
Exposant + Mantisse 6
Mantisse
EEEE MMMM MMMM
MMMM
Mantisse 3 Mantisse 2
MMMM MMMM
MMMM MMMM
Exposant
100 0000 0001
(1) (2) (3)
40 10 80
h h
(1) (2) (3)
40 10 80
h h
(3) (4) (1)
80 00 40
h h
Mantisse 5
MMMM
MMMM
Mantisse 1
MMMM
MMMM
(4) (5)
00 00
h h h
(4) (5)
00 00
h h h
(2) (7)
10 00
h h h
www.krohne.com
Mantisse
(1)0000 1000 0000 0000 0000 0000
0000 0010 0000 0000 0000 0000
0000
(6) (7) (8)
20 00 00
h h
(6) (7) (8)
20 00 00
h h
(8) (5) (6)
00 00 20
h h
10
h
h
h
137