Agilent Technologies 33250A Guide D'utilisation page 317

Le PIR contrôle la périodicité des modifications de la valeur de la phase
et la fréquence en cours de génération. Plus le nombre de bits dans
l'accumulateur de phases est grand, plus la résolution de la fréquence est
fine. Comme le PIR n'affecte que la périodicité des modifications de la
valeur de la phase (et non la phase proprement dite), les changements de
fréquence du signal sont à phase continue.
Registre
d'incréments
de phase (PIR)
Additionneur
64 bits
Circuit de l'accumulateur de phases
L'Agilent 33250A utilise un accumulateur de phases de 64 bits avec une
résolution de fréquence interne de 2
Notez que seuls les 14 ou 16 bits les plus significatifs du registre de
phase sont utilisés pour adresser la mémoire du signal. Aussi, lors de la
génération des basses fréquences (< 12,21 kHz), l'adresse reste
inchangée à chaque cycle d'horloge. Toutefois, à des fréquences plus
élevées (> 12,2 kHz), l'adresse change de plus d'un emplacement à
chaque cycle d'horloge et certains points sont ignorés. Lorsque trop de
points sont ignorés, un phénomène dit de "repliement" survient et le
signal émis est légèrement distordu.
Synthèse numérique directe
200 MHz
64 bits
64 bits
Registre
de phase
-64
x 200 MHz, soit 10,8 picohertz.
Chapitre 7 Concepts
4
MSB
(14 ou 16 bits)
Adresse
mémoire
du signal
317
7