Publicité
Les langues disponibles
Les langues disponibles
inherentemente únicas de modo que representan una interfaz ejemplo cada una. LAN, no
obstante, permite multiples conexiones simultáneas y por consiguiente representa multiples
ejemplos de interfaz. Dos ejemplos de interfaz son asignados a las interfaces de socket TCP y
una más es asignada a la interfaz de página Web.
El tener un modelo separado para cada interfaz ejemplo asegura que los datos no se pierdan
como muchos comandos, e.g. "*ESR?" borra el contenido en lectura.
El estado de error se mantiene usando un conjuto de registros, los cuales se describen en los
párrafos siguientes y se muestran en modelo de estado al final de esta sección.
Registro de estado de eventos estándar (Standard Event Status Register) y registro de
activación de estado de eventos estándar (Standard Event Status Enable Register)
Estos dos registros están implementados tal y como requiere la norma IEEE Std. 488.2.
Todos los bits configurados en el Standard Event Status Register que correspondan a bits
configurados en el Standard Event Status Enable Register harán que el bit ESB se configure en
el Status Byte Register.
El Standard Event Status Register es leído y borrado por el comando *ESR?. El Standard Event
Status Enable Register es configurado por el comando *ESE <nrf> y leído por el comando
*ESE?.
Se trata de un campo de bits donde cada bit tiene el significado siguiente.
Bit 7:
Power On (puesta en marcha). Se configura cuando se enciende por primera vez el
instrumento.
Bit 6:
User Request (solicitud de usuario) (No se usa).
Bit 5:
Command Error (error de comando). Se configura cuando se detecta un error de tipo
sintáctico en un comando proveniente del bus. El analizador sintáctico se reconfigura y
sigue analizando el byte siguiente de la cadena de entrada.
Bit 4:
Execution Error (error de ejecución). Se configura cuando se detecta un error mientras
se intenta ejecutar un comando completamente analizado. El número de error
adecuado será informado en el Execution Error Register; vea la sección Error
Messages (mensajes de error).
Bit 3:
Verify Timeout Error (verificar error de tiempo de espera). Se configura cuando un
parámetro es fijado con "verify" (verificar) especificado y el valor no se alcanza en 5
segundos, e.g. el voltaje de salida se ralentiza mediante un capacitor en la salida
grande.
Bit 2:
Query Error (error de consulta). Se activa cuando se produce una consulta. El número
de error correspondiente se mostrará en el registro Query Error. Consulte la sección
Registro Query Error.
Bit 1:
No se usa.
Bit 0:
Operartion Complete (operación completa): Se configura en respuesta al comando
"*OPC".
Execution Error Register (Registro de errores de ejecución)
Este registro contiene un número que representa el último error detectado sobre la interfaz de
corriente. Execution Error Register se lee y borra mediante el comando "EER?". A la puesta en
marcha este registro se configura en 0 para todos los ejemplos de interfaz.
Los mensajes de error tienen los significados siguientes:
0:
Error no detectado.
1-9:
Error de hardware interno detectado.
218
Formatted: French (France)
Formatted: Italian (Italy)
Formatted: French (France)
Formatted: Italian (Italy)
Formatted: Italian (Italy)
Formatted: Italian (Italy)
Formatted: French (France)
Formatted: Italian (Italy)
Publicité
